本公開內容總體上涉及半導體器件的設計，并且更具體地涉及用于通過共同優(yōu)化邏輯核塊和存儲器冗余來實現(xiàn)面積減小的技術以及由此產(chǎn)生的結構。

背景技術：

嵌入式靜態(tài)隨機存取存儲器(SRAM)被用作半導體器件(例如微處理器)中的高速緩存存儲器并且被用作專用集成電路(IC)中的通用存儲器。這些器件通過具有嵌入式存儲器陣列來接收顯著的性能增強，與利用外部存儲器器件相反，但以例如管芯空間為代價。典型的管芯例如可以被配置有很多嵌入式SRAM陣列。這些和其它類型的存儲器陣列包括被組織成行和列的數(shù)百萬個可尋址存儲單元(位)并不罕見。在每個陣列中的位的數(shù)量增加有缺陷的位的機會，并且因此增加管芯在制造之后變得不穩(wěn)定的可能性。由于這個原因，制造準則規(guī)定：冗余應被構建到每個存儲器陣列中，以便于維持可接受的產(chǎn)量。冗余主要通過每個陣列來實現(xiàn)，每個陣列具有一些數(shù)量的備用行和列來代替有缺陷的行和列。這種類型的冗余典型地被稱為隨機存取存儲器(RAM)冗余或冗余存儲器。存儲器冗余傾向于增加陣列尺寸以對備用件負責，這在存在嵌入管芯內的很多或不尋常地小的或不完整的存儲器陣列時是特別成問題的。在一些情況下，例如當存在不尋常地小的或不完整的存儲器陣列時，容納備用件所需的空間的量可以通過擴大維持產(chǎn)量超過可用的管芯空間。這在陣列尺寸上增加，進而提高了缺陷的概率。因此存在與提供足夠量的嵌入式存儲器相關聯(lián)的很多折衷方案以滿足管芯性能需要，同時通過維持可接受的產(chǎn)量來保持低制造成本。

附圖說明

圖1示出了根據(jù)本公開內容的實施例而配置的示例性半導體管芯。

圖2示出了根據(jù)本公開內容的實施例的基于全局過程參數(shù)和設計特性來計算管芯的產(chǎn)量以便于確定并驗證備用核構造的方法。

圖3a-3e示出了根據(jù)本公開內容的實施例的用于確定備用核構造的一種示例性使用情況。

圖4示出了被配置為根據(jù)在本公開內容中提供的技術和方面執(zhí)行用于基于各種管芯冗余構造來確定產(chǎn)量的例程的計算系統(tǒng)。

具體實施方式

公開了用于通過確定備用核布局來實現(xiàn)嵌入式存儲器陣列的尺寸減小的技術。更具體地并且根據(jù)實施例，包括全局過程參數(shù)的輸入?yún)?shù)與設計特性組合以計算相應于管芯的各種潛在冗余構造的多個產(chǎn)量值。在這些實施例中，可以對由此產(chǎn)生的產(chǎn)量進行比較以確定哪個冗余構造適合于維持特定的產(chǎn)量。在一些情況下，根據(jù)實施例，可以確定被配置有一個或多個備用核(在其中沒有冗余存儲器)的管芯產(chǎn)生的產(chǎn)量等于或超過具有在核中的常規(guī)存儲器冗余的管芯的產(chǎn)量。在這些情況下，也許可能從管芯布局中的冗余核消除存儲器冗余。通過消除存儲器冗余，每個嵌入式存儲器陣列只占據(jù)在給定核中容納非冗余存儲位所必需的空間的量。這些最小化的存儲器陣列進而導致并行的空間節(jié)省，因為其它相關聯(lián)的子部件(邏輯單元、熔絲等)也可以被最小化。在尺寸上的這樣的減小的所產(chǎn)生的益處可以包括在制造期間的每個管芯缺陷率的減小以及從而在產(chǎn)量上的增加。該技術可以進一步體現(xiàn)在集成電路結構中。例如，另一個實施例提供具有嵌入式存儲器的半導體器件。器件包括冗余核的陣列，每個核包括存儲器陣列和邏輯結構的實質上相同的組成，其中每個冗余核的至少一個存儲器陣列在沒有行冗余和列冗余中的至少一個的情況下被實現(xiàn)。鑒于本公開內容，許多變型和變換還將是顯而易見的。

一般概述

當前制造準則規(guī)定：管芯的每個嵌入式存儲器陣列出于冗余目的應該被配置有一些數(shù)量的備用行和列以維持產(chǎn)量。當管芯包括數(shù)千、數(shù)萬個小型嵌入式存儲器陣列時，冗余的這種方法使用相當大的量的空間。例如，考慮制造商采用設計規(guī)則以通過規(guī)定對于在陣列中的每1,000,000存儲位(1Mb)必須將五個或六個備用行添加到陣列來維持可接受的產(chǎn)量。此外，考慮制造商也采用要求小于1Mb的存儲器陣列也包括一些量的冗余的規(guī)則(根據(jù)當前制造準則)。如應當意識到的，利用很多小型存儲器陣列(<1Mb)制造的管芯可能導致這些不完整管芯的不適當量的冗余。作為結果，將備用件添加到每個存儲器陣列所需的面積的量可能非常大并可能超過可用管芯面積。在一些應用中，附加的冗余可以以核冗余的形式被添加以進一步增加產(chǎn)量。在這種方法中，管芯布局包括具有包括存儲器陣列、邏輯單元和寄存器文件等的實質上相同的組成的兩個或多個核。具有(多個)備用核保證如果缺陷(例如，在邏輯結構中的缺陷)出現(xiàn)在存儲器陣列之外，則缺陷將不使得管芯不穩(wěn)定，因為可以替代地使用備用核。因此，包括一個或多個備用核的可以進一步增加產(chǎn)量。然而，在有或沒有核冗余的添加的情況下具有存儲器冗余導致與沒有包括冗余的情況下相比的更大的管芯。更大的管芯將自然比更小的管芯有更多的缺陷，并且因此負面影響產(chǎn)量。為此目的，存在平衡具有足夠的存儲器來滿足不斷縮小的管芯的性能要求的不斷增加的挑戰(zhàn)，同時通過包括足夠的冗余來維持產(chǎn)量。

因此，并且根據(jù)本公開內容的實施例，提供了用于通過確定備用核構造來實現(xiàn)在半導體器件(微處理器、現(xiàn)場可編程門陣列(FPGA)、IC等)中的嵌入式陣列的尺寸減小的技術，備用核構造減小或消除存儲器行和列冗余的必要性。在一些實施例中，公開了包括確定性方法以選擇冗余構造來實現(xiàn)特定產(chǎn)量的例程。這種方法應被識別為對當前制造準則的背離，當前制造準則假定可接受的產(chǎn)量取決于包括存儲器冗余。在實施例中，可以接收包括全局過程參數(shù)和設計特性參數(shù)的輸入?yún)?shù)。如本文中所使用的全局過程參數(shù)指代關于冗余構造的每個子部件(存儲器陣列、熔絲、邏輯結構等)的多個缺陷密度。冗余構造可以包括例如無冗余、僅行冗余、僅列冗余、以及行和列冗余兩者。為此目的并且根據(jù)實施例，可以接收代表對應于每個潛在冗余構造的子部件的每cm²缺陷的概率的缺陷密度。如本文中所使用的設計特性指代管芯的冗余和非冗余區(qū)的組成。在一些實施例中，每個區(qū)的組成包括由給定子部件占據(jù)的每個區(qū)的百分比。在實施例中，管芯包括基本或“外殼”區(qū)，其包括存儲器和用于執(zhí)行與一個或多個核的輸入/輸出操作的邏輯單元。這樣的布置被認為是非冗余的，因為每個管芯包括一個基本區(qū)。根據(jù)實施例，冗余區(qū)在另一方面是包括冗余核并且可能包括一個或多個備用核的區(qū)。在一些實施例中，在組成(設計特性)和冗余方面變化的設計情境被輸入并被用于計算對應的產(chǎn)量。在這些實施例中，每個設計情境在每個核包括實質上相同的組成(例如，嵌入式陣列、邏輯結構、寄存器文件等)的假設時進行操作。所以如果每個核被相同地組成，則單個核的組成可以足以確定可以在冗余區(qū)內實現(xiàn)的N個數(shù)量的核的總缺陷率。因此，通過改變組成和冗余參數(shù)，包括一個或多個備用核的設計情境(沒有在核中的冗余存儲器)可以被輸入以產(chǎn)生預期產(chǎn)量，其隨后可以與由實現(xiàn)核中的常規(guī)存儲器冗余的設計情境產(chǎn)生的產(chǎn)量進行比較。在一些情況下，比較可以包括產(chǎn)生在視覺上呈現(xiàn)這些產(chǎn)量的二維產(chǎn)量表。如受益于本公開內容的人將意識到的，本文中所公開的一些實施例證明常規(guī)行和列冗余或所謂的存儲器冗余在一些情況下可以完全(例如，行和列冗余兩者的減少或消除)或部分地(例如，列冗余的減少或消除)被消除，因為包括一個或多個備用核的設計情境足以維持或提高產(chǎn)量。

如將意識到的，如本文中關于冗余核所使用的短語“實質上相同的組成”指的是給定功能，以便于在給定核無法產(chǎn)生的情況下提供那個功能的冗余。將進一步意識到的是，可以在沒有冗余核結構的準確或在其它情況下精確的相同性的情況下提供這樣的冗余。更確切地，結構可以在某種程度上發(fā)生變化，只要特定的功能出于提高產(chǎn)量的目的而與冗余相關聯(lián)。在結構中的任何變化可以是無意的(例如，由于無意過程變化)或有意的(例如，由于布局考慮因素)。如還在本文中所使用的，產(chǎn)量指的是可以通過制造過程(例如光刻法)由半導體材料的單個晶片產(chǎn)生的功能管芯的總數(shù)。應當意識到，本文中所提供的技術與各種類型的嵌入式存儲器陣列(例如SRAM、動態(tài)隨機存取存儲器(DRAM)、只讀存儲器(ROM)、寄存器文件、以及可以結合核冗余被配置為無行和列冗余或較低的行和列冗余的其它類型存儲器兼容。當然，這些存儲器陣列隨后可以并入到半導體器件(例如，微處理器、現(xiàn)場可編程門陣列、通信芯片(例如，用于無線通信)、IC等)中。如將進一步意識到的，該技術可以被實現(xiàn)為例如軟件應用或模塊，該軟件應用或模塊可由一個或多個處理器執(zhí)行并且被配置為計算有效的晶片布局。

示例性產(chǎn)量確定技術

可以用各種方式實現(xiàn)并執(zhí)行在本文中所提供的用于基于冗余構造來確定管芯的產(chǎn)量的技術和方面。例如，可以用可以被編譯/翻譯成可執(zhí)行代碼的源代碼(C++、C#、Python、Perl等)將一些實施例實現(xiàn)為例程。在一些情況下，可執(zhí)行代碼在獨立應用中或作為“插入式”工具被消耗以幫助在市場上可買到的半導體架構設計應用中執(zhí)行的管芯設計。在其它情況下，本文中所公開的例程可以在電子數(shù)據(jù)表應用(例如Excel^TM)中實現(xiàn)并包括基于單元的算法，其可以針對包含輸入?yún)?shù)(全局過程參數(shù)、設計特性等)的數(shù)據(jù)集被執(zhí)行。在任何這樣的情況下，例程可以在計算機應用內實現(xiàn)并由例如圖4的計算系統(tǒng)400執(zhí)行。在實施例中，所執(zhí)行的計算機應用包括一個或多個定制用戶界面(UI)屏幕，其被配置為接受用戶輸入以便于接收并操縱全局過程參數(shù)和設計特性，以及執(zhí)行在本文以各種方式提供的產(chǎn)量確定例程。例如，定制UI屏幕可以包括被配置為將輸入?yún)?shù)接收到格式化表中并在視覺化表和/或曲線中呈現(xiàn)所產(chǎn)生的產(chǎn)量情境的Excel^TM電子數(shù)據(jù)表。

可以通過視覺化一個示例性管芯的組成來更容易理解本文中所提供的例程、計算和示例的以下描述。根據(jù)實施例，圖1示出了一個這樣的示例性管芯。如所示的，管芯包括外殼(基本)區(qū)和冗余核塊(核)的陣列。在這個示例性構造中，每個核包括存儲器陣列和邏輯結構的相同組成。如鑒于本公開內容將意識到的，根據(jù)實施例，可以在沒有冗余的情況下(例如，沒有行冗余、沒有列冗余、或沒有行和列冗余兩者的情況下)實現(xiàn)每個冗余核的至少一個存儲器陣列(或一些或所有存儲器陣列)。應當意識到，每個核可以包括例如完整的微處理器或其它功能電路或這樣的功能電路的部分。此外，應當意識到，圖1中所示的管芯為了清楚而被簡化并且可以包括通常被包括在半導體器件中的很多其它構造、組成和子部件(例如，RF、熔絲、反熔絲、晶體管、電阻器、電容器、導電導管段(conductive runs)等)。盡管在單個陣列的核的背景下描繪和描述了圖2的方法200和圖1中所示的管芯，可以結合其它管芯構造(包括例如配置有多個陣列的核的管芯)使用如本文中以各種方式提供的類似原理和技術。在一些情況下，每個陣列的核可以包括其中的相同核，但在每個核陣列內有不同的核組成。

圖2示出了根據(jù)實施例的基于全局過程參數(shù)和設計特性來計算管芯的產(chǎn)量以便于確定并驗證備用核構造的方法。盡管以下所討論的實施例包括子部件(例如，邏輯結構、存儲器陣列(RAM)和寄存器文件(RF))的特定示例，但所提供的技術并不被這樣限制。例如，具有可計量的缺陷密度的任何子部件可以被包括并作為因素被計入本文中所公開的各種計算內。方法200包括接收全局過程參數(shù)、接收設計特性、計算基線產(chǎn)量、計算備用核產(chǎn)量、以及產(chǎn)生二維產(chǎn)量比較的動作。方法200在動作202開始。

在動作204中，全局過程參數(shù)經(jīng)由用戶界面的可編輯區(qū)從例如用戶輸入端被接收并被存儲用于隨后的產(chǎn)量計算。在其它情況下，可以從數(shù)據(jù)庫或平面文件檢索全局過程參數(shù)。在又一些其它情況下，可以通過對市場上可買到的半導體架構設計應用的應用編程接口(API)的調用來接收全局過程參數(shù)。在實施例中，全局過程參數(shù)包括對應于每個子部件(邏輯結構、RAM陣列、RF等)的缺陷密度。缺陷密度代表關于存儲器冗余構造的不可恢復的缺陷出現(xiàn)(例如，每cm²)的平均概率。存儲器冗余構造可以包括例如無冗余、僅行冗余、僅列冗余、或行和列冗余兩者。應注意，具有采用行和/或列冗余的形式的一些形式的冗余應減小每個對應的缺陷密度。然而，一些結構不會利用這些存儲器冗余(例如邏輯結構、熔絲等)并且將由全局過程參數(shù)內的單個缺陷密度表示。這并不與以下所討論的產(chǎn)量計算特別相關，但這些結構的缺陷密度通常不保證額外的關注，因為它們的缺陷密度與其它結構(RAM陣列、RF等)相比是相對低的。

在動作206中，設計特性經(jīng)由用戶界面的可編輯區(qū)從例如用戶輸入端被接收并被存儲用于隨后的產(chǎn)量計算。在其它情況下，可以從數(shù)據(jù)庫或平面文件檢索設計特性。在又一些其它情況下，可以通過對市場上可買到的半導體架構設計應用的應用編程接口(API)的調用來接收設計特性，以便于從現(xiàn)有的管芯設計導入設計特性。在這些情況下，管芯(例如，圖1中所描繪的示例性管芯)可以先前經(jīng)歷預先制造設計并在設計應用中被建模。在實施例中，設計特性關于以上所討論的各種冗余構造定義非冗余外殼區(qū)的組成和單核區(qū)的組成。更特別地，組成可以包括外殼區(qū)和單核區(qū)中的每個區(qū)的總面積(例如，以cm²為單位)和對應于其中的子部件組成的百分比。例如，對于單核區(qū)，每種類型的子部件(例如，RAM、RF等)在單核區(qū)中占據(jù)的核空間的量可以由百分比表示。如應意識到的，存儲器陣列占據(jù)的空間的量是初始陣列尺寸加上容納冗余存儲器(如果有的話)的空間的總和。相應地，具有一些量的存儲器冗余的設計將自然地產(chǎn)生較大的存儲器陣列，并且因此可以增加單核區(qū)的總尺寸以容納冗余。如以下所討論的并且根據(jù)實施例，只有單個核可能對計算冗余的N個核的整個陣列的組成是必要的，因為每個核被相同地配置。

在動作208中，基于所接收到的全局過程參數(shù)和所接收到的設計特性來計算具有常規(guī)存儲器冗余的管芯的基線產(chǎn)量。為了確定基線產(chǎn)量并且根據(jù)實施例，首先為外殼區(qū)和單核區(qū)的每個子部件、基于其中的組成來計算加權缺陷概率。在這個實施例中，每個子部件的加權缺陷概率可以被計算為：

r＝A_region×c_sub×d_sub 等式(1)

其中(r)是子部件的加權缺陷概率，(A_region)是由設計特性定義的區(qū)域的總面積，(c_sub)是由設計特性定義的、子部件占據(jù)的區(qū)域的百分比，并且(d_sub)是如在全局過程參數(shù)中定義的子部件的缺陷密度。因此，可以使用泊松分布函數(shù)來計算外殼區(qū)和單核區(qū)中的每個區(qū)的產(chǎn)量：

Y＝e^(-r) 等式(2)

其中(Y)是產(chǎn)量，并且e^(-r)代表每個子部件的加權缺陷概率的指數(shù)的相乘。因此為了確定包括多個冗余核和備用核的構造所產(chǎn)生的產(chǎn)量，可以利用二項式分布函數(shù)，該二項式分布函數(shù)對單核區(qū)利用方程(2)的結果：

Y＝nCr×p^(n-r)×(1-p)^r 等式(3)

其中(Y)是產(chǎn)量，(n)是冗余核的數(shù)量，(r)是備用核的數(shù)量，(p)是如方程(2)中所計算的單核區(qū)的產(chǎn)量，并且(nCr)是如下定義的組合項：

因此，在實施例中，可以基于調節(jié)包括組成、存儲器冗余和(多個)備用核的設計特性來確定基線產(chǎn)量值。如以下進一步討論的，這個基線產(chǎn)量值代表常規(guī)布局(例如，包括存儲器冗余的核)的產(chǎn)量預期。應意識到，雖然本公開內容包括概率函數(shù)(例如泊松分布函數(shù))和二項式分布函數(shù)的使用，但本公開內容并不被這樣限制?？梢岳闷渌怕屎瘮?shù)(例如經(jīng)驗函數(shù))，特別是在缺陷相關或順序相關的情況下。

在動作210中，基于動作204中所接收到的全局過程參數(shù)和定義潛在備用核構造(排除/最小化核中的冗余存儲器)的各種設計特性來計算一個或多個備用核產(chǎn)量。在實施例中，可以經(jīng)由用戶輸入來接收設計特性，例如以定義單核區(qū)的組成值，以便于計算具有一個或多個備用核的布局的產(chǎn)量。因此根據(jù)實施例，各種備用核構造包括可能具有一些存儲器冗余的外殼區(qū)，而單核區(qū)具有很少或沒有存儲器冗余。替代地，不同量的備用核可以作為因素計入以上所討論的等式(2)-(4)中以產(chǎn)生產(chǎn)量，從而用于針對動作208中所計算的基線產(chǎn)量來進行比較和驗證。

在動作212中，基于在動作208中所計算的基線產(chǎn)量值和在動作210中所計算的備用核構造產(chǎn)量值來產(chǎn)生二維產(chǎn)量比較。在實施例中，二維產(chǎn)量可以被視覺化為例如表或曲線，以便于使用戶能夠比較相對產(chǎn)量。在一些情況下，備用核構造的產(chǎn)量值在基線產(chǎn)量的可接受的容限(1％、2％、5％等)內。如受益于本公開內容的人應意識到的，這樣的產(chǎn)量結果證明可以通過備用核冗余來消除存儲器冗余而對產(chǎn)量沒有相當大的影響。此外，應意識到，存儲器冗余的消除減小了嵌入式陣列的尺寸，并且進而可以實現(xiàn)較小的管芯，因為空間節(jié)約乘以核的數(shù)量。在實施例中，可根據(jù)所計算的空間節(jié)約得到管芯面積減小百分比。例如，可以通過采取制造包括冗余核中的存儲器冗余的管芯所必需的總面積減去制造排除冗余核中的存儲器冗余的管芯所必需的總面積來計算管芯面積減小百分比。在一些實施例中，管芯面積減小百分比可以隨后用于確定額外的產(chǎn)量值，以用于包括在可以反映管芯的“真實”產(chǎn)量的二維產(chǎn)量比較結果中，該二維產(chǎn)量比較結果解釋通過最小化在冗余核中的存儲器冗余而得到的面積減小。因此，在一些實施例中，這樣的尺寸減小的二級效應可以被理解為產(chǎn)量中的非線性增加，因為每個晶片的管芯數(shù)量大于按照尺寸被制造成容納存儲器冗余的管芯。因此，根據(jù)實施例，設計有備用核構造的管芯的產(chǎn)量可以通過實質上超過利用常規(guī)存儲器構造而制造的類似管芯的產(chǎn)量來最終減小成本。

示例性使用情境

可以通過示例的方式進一步理解圖2的方法200和各種技術以及實施例。圖3a-3e進一步參考圖2示出了一個這樣的示例。參考圖3a，利用對應于存儲器冗余構造的子部件缺陷密度來描繪全局過程參數(shù)表的一個示例。如圖2的動作204中所討論的，全局過程參數(shù)可以通過用戶輸入端被接收或可能從數(shù)據(jù)庫進行檢索。如所示的，平均缺陷密度是子部件的復雜度的函數(shù)。例如，邏輯結構相對簡單，并且與更復雜的子部件(例如存儲器陣列)相比具有更低的缺陷機會。

參考圖3b，利用外殼和單核區(qū)組成來描繪設計特性。如圖2的動作206中所討論的，可以通過例如用戶輸入、數(shù)據(jù)庫檢索或API訪問來接收設計特性。如所示的，設計特性表被分為兩個種類的組成，即外殼區(qū)和單核區(qū)的組成。每個區(qū)隨后被分為具有由虛線描述的對應組成百分比的子部件，例如邏輯單元、RAM和RF。這些組成百分比可以由用戶輸入端進行修改，例如以便于根據(jù)本文中所公開的一些實施例基于不同的組成來估計產(chǎn)量。如所示的，外殼區(qū)被定義為0.9cm²的面積，28％的區(qū)域是RAM陣列并且5％是RF。應注意，示例性外殼區(qū)被設置為100％的“從不裸露的”冗余構造，這意味著在外殼區(qū)中配置的存儲器陣列的每個位都具有備用位。類似地，單核區(qū)被設置為100％行和列冗余的構造，并被定義為.002cm²的面積，26％的面積是RAM陣列并且8％是RF。如以上所討論的，單核區(qū)的組成可以足以確定N個冗余核的產(chǎn)量，因為每個核同樣地被配置有相同的組成。

圖3c描繪了基于被輸入到圖3a的全局過程參數(shù)表和圖3b的設計特性表中的值的示例性基線產(chǎn)量結果。如所示的，使用方程(1)計算每個子部件的加權缺陷概率(或缺陷平均值)。使用方程(2)和每子部件缺陷平均值，計算外殼區(qū)和單核區(qū)中的每個區(qū)的非冗余產(chǎn)量值。應理解，非冗余產(chǎn)量指代不作為因素計入所定義的冗余核的數(shù)量(例如，如所示的在“例示的數(shù)量”列標題之下的500)中的產(chǎn)量。使用方程(3)的二項式分布函數(shù)和如方程(4)中所定義的組合項，基于具有不同數(shù)量的備用核(0到4)的500個冗余核來計算產(chǎn)量。如所示的，冗余核區(qū)(例如，包括500個冗余核的區(qū)域)的產(chǎn)量結果出現(xiàn)在三個列中。第一最左列代表從0個備用核(.84)的基線構造開始一直到4個備用核(3.15E-05)的遞增結果。在這個特定的示例中，在第一備用核被添加之后，遞增變化(或在產(chǎn)量中的利益)極大地減小。中間列示出了基于遞增變化的冗余核區(qū)的對應產(chǎn)量。最右列展示關于備用位的數(shù)量的基于組合的外殼區(qū)和核區(qū)(例如，整個管芯)的總體(總)產(chǎn)量。如所示的，將出現(xiàn)大約.72的基線產(chǎn)量，其轉化為28％的損失，或換句話說，每100個所生產(chǎn)的管芯中的28個被預期是有缺陷的。單核區(qū)遞增地將產(chǎn)量從.145959增加到.844或增加到僅16.4％的損失。在產(chǎn)量中的這個差異是相當大的，并且除了常規(guī)存儲器冗余以外還經(jīng)歷包括備用核的益處。在第一備用核以外，其后添加的每個備用核導致產(chǎn)量中的小遞增變化。

圖3d描繪了與圖3c的備用核構造產(chǎn)量結果類似但基于包括組成的設計特性而沒有在單核區(qū)中的存儲器冗余的備用核構造產(chǎn)量結果。例如，與圖3b的設計特性表類似的設計特性表可用于從用戶輸入接收輸入，例如以為排他地利用備用核的構造確定產(chǎn)量。特別是，“行和列冗余”值對于單核區(qū)可被設置為0％，并且替代地，“無行或列冗余”值可被設置為100％。應注意，屬于外殼區(qū)的值可與出現(xiàn)在具有包括100％行和列冗余的構造的圖3b中的值相同。如所示，每子部件加權缺陷平均值保持相同(因為圖3a的全局過程參數(shù)沒有改變)。如圖2的動作210中所討論的，方程(1)-(4)可以用于計算所產(chǎn)生的產(chǎn)量。所產(chǎn)生的非冗余產(chǎn)量實質上類似于圖3b的基線產(chǎn)量結果，例外是單核區(qū)由于具有無冗余存儲器的構造而具有稍差的產(chǎn)量。如由冗余核區(qū)的產(chǎn)量所示的，其中沒有備用核并且沒有存儲器冗余的500個核的總產(chǎn)量是.66或34％的損失。然而，如由總的所產(chǎn)生的產(chǎn)量所示的，包括僅一個備用核導致產(chǎn)量為.831或僅17.9％的損失。

現(xiàn)在參考圖3e，描繪了二維比較結果，其示出了在核區(qū)中和在組合的核區(qū)和外殼區(qū)中的各種冗余構造的產(chǎn)量結果。在這個示例中，來自例如分別由圖2的動作208和210計算的基線和備用核構造的所產(chǎn)生的產(chǎn)量出現(xiàn)在兩個表中。頂部表描繪了僅屬于單核區(qū)的產(chǎn)量，并且底部表針對屬于總的組合外殼區(qū)和冗余核區(qū)的產(chǎn)量。這些表中的每個表被分為對應于基于下列項的冗余構造的產(chǎn)量的四個象限：沒有存儲器冗余的無備用核、有100％存儲器冗余的無備用核、沒有存儲器冗余的一個備用核、以及有100％存儲器冗余的一個備用核。當前的制造準則將建議，通過沒有存儲器冗余，低的且不可接受的產(chǎn)量出現(xiàn)。非直觀地，如二維產(chǎn)量比較結果中所示的，有其中具有單個備用核和無存儲器冗余的冗余構造導致在包括核中的100％存儲器冗余的冗余構造的基線產(chǎn)量的1％內的總產(chǎn)量。如所示的，圖3e的二維比較結果強調當備用核足以維持不可接受的產(chǎn)量時，存儲器冗余不必要地占據(jù)空間。然而，在產(chǎn)量中的這個驚人地小的差異不反映消除存儲器冗余的某些二級益處。例如，應意識到，因為可以通過在本文中以各種方式提供的例程基于備用核構造的驗證來消除存儲器冗余，管芯最終可以更小，因為每個冗余核不包括每個嵌入式存儲器陣列中的備用行和/或列。如以上所討論的，空間節(jié)約可以被轉換為管芯面積減小百分比。例如，考慮具有在每個冗余核中的100％存儲器冗余的管芯需要等于1.902cm²的總管芯面積(外殼面積+總冗余核面積)。沒有這樣的存儲器冗余的管芯的等效總面積例如可以是1.501cm²，因為制造管芯所必需的總冗余核面積減小了50％。為此目的，如在這個示例中的情況，11％的總管芯面積減小將導致大于圖3e的二維產(chǎn)量中所示的.831的產(chǎn)量。因此，總管芯面積減小導致產(chǎn)量的非線性增加，因為大量管芯可以由單晶片產(chǎn)生。盡管未在圖3e中示出，但通過在每個冗余核中的面積減小實現(xiàn)的這個“真實”產(chǎn)量可以連同在二維比較結果中的其它產(chǎn)量結果一起被顯示，以便于幫助解釋相對結果。因此應理解，在本文中所提供的各種技術證明具有備用核構造的管芯的產(chǎn)量可以被計算并呈現(xiàn)給用戶，以便于比較其它潛在的管芯冗余構造，包括利用一些量的常規(guī)存儲器冗余的構造。在一些情況下，用戶可以不基于二進制制造規(guī)則但替代地基于根據(jù)本文中以各種方式提供的技術和方面的確定來做出增加或減少存儲器冗余的決定。

示例性系統(tǒng)

圖4示出了被配置為根據(jù)本公開內容中所提供的技術和方面來執(zhí)行用于基于各種管芯冗余構造來確定產(chǎn)量的例程的計算系統(tǒng)。如可以看到的，計算系統(tǒng)400容納母板402。母板402可以包括多個部件，包括但不限于處理器404和至少一個通信芯片406，其中的每個可以物理地和電氣地耦合到母板402或以其它方式集成在其中。如將意識到的，母板402可以是例如任何印刷電路板，不管是主板、安裝在主板上的子板還是系統(tǒng)400的唯一板等。根據(jù)其應用，計算設備400可以包括可以或可以不物理地和電氣地耦合到母402的一個或多個其它部件。這些其它部件可以包括但不限于易失性存儲器(例如DRAM)、非易失性存儲器(例如ROM)、圖形處理器、數(shù)字信號處理器、密碼處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(tǒng)(GPS)設備、羅盤、加速度計、陀螺儀、揚聲器、照相機以及大容量存儲設備(例如硬盤驅動器、光盤(CD)、數(shù)字多功能盤(DVD)等)。被包括在計算系統(tǒng)400中的任何部件可以包括使用本文中所公開的技術形成的一個或多個集成電路結構或器件。在一些實施例中，多種功能可以被集成到一個或多個芯片中(例如注意，通信芯片406可以是處理器404的部分或以其它方式被集成在處理器404中)。

通信芯片406實現(xiàn)了無線通信，以對往返于計算系統(tǒng)400的數(shù)據(jù)進行傳輸。術語“無線”及其派生詞可以用于描述可以通過使用經(jīng)調制電磁輻射來經(jīng)由非固體介質傳送數(shù)據(jù)的電路、設備、系統(tǒng)、方法、技術、通信通道等。該術語并不暗示相關聯(lián)的設備不包含任何導線，雖然在一些實施例中它們可以不包含導線。通信芯片406可以實現(xiàn)多種無線標準或協(xié)議中的任何無線標準或協(xié)議，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其派生物以及被指定為3G、4G、5G和更高代的任何其它無線協(xié)議。計算系統(tǒng)400可以包括多個通信芯片406。例如，第一通信芯片406可以專用于較短距離無線通信，例如Wi-Fi和藍牙；并且第二通信芯片406可以專用于較長距離無線通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。

在各種實施方式中，計算設備400可以是膝上型電腦、上網(wǎng)本電腦、筆記本電腦、智能電話、平板電腦、個人數(shù)字助理(PDA)、超級移動PC、移動電話、臺式計算機、服務器、打印機、掃描儀、監(jiān)視器、機頂盒、娛樂控制單元、數(shù)字照相機、便攜式音樂播放器、數(shù)字視頻記錄器、或處理數(shù)據(jù)或實現(xiàn)一個或多個例程的任何其它電子設備，如本文中以各種方式描述的。

另外的示例性實施例

以下示例屬于另外的實施例，根據(jù)這些實施例很多變換和構造將顯而易見。

示例1是一種系統(tǒng)，其包括：存儲器；以及處理器，其耦合到存儲器并且被配置為：接收全局過程參數(shù)，全局過程參數(shù)包括至少一個子部件和對應的缺陷密度；接收設計特性，設計特性包括基于冗余構造和至少一個子部件的管芯組成；并且基于全局過程參數(shù)和設計特性來計算一個或多個產(chǎn)量值。

示例2包括示例1的主題，其中，一個或多個產(chǎn)量值基于包括一個或多個備用核并且在管芯的冗余核區(qū)中的無冗余存儲器的管芯組成。

示例3包括示例1或2的主題，其中，管芯組成定義了具有N個冗余區(qū)的冗余核區(qū)，并且一個或多個產(chǎn)量值是包括第一和第二產(chǎn)量值的多個產(chǎn)量值，并且其中處理器被配置為：基于被配置有第一百分比的冗余存儲器的每個冗余核來確定第一產(chǎn)量值；基于N個冗余核中的被配置為備用核的一個或多個核來確定第二產(chǎn)量值，其中每個冗余核被配置有小于第一百分比的冗余存儲器的第二百分比的冗余存儲器；并且將第一產(chǎn)量值與第二產(chǎn)量值進行比較以確定第一產(chǎn)量值和第二產(chǎn)量值是否處于預定容限內。

示例4包括示例3的主題，其中，處理器還被配置為：基于在制造具有包括第一百分比的冗余存儲器的組成的管芯所需的面積與制造具有包括第二百分比的冗余存儲器的組成的管芯所需的面積之間的差異來確定管芯面積減小百分比。

示例5包括示例3或4的主題，其中，第一和第二產(chǎn)量值基于二項式分布函數(shù)的輸出，二項式分布函數(shù)被配置為基于單個冗余核的所計算的產(chǎn)量來確定N個冗余核的產(chǎn)量。

示例6包括示例5的主題，其中，單個冗余核的所計算的產(chǎn)量基于泊松分布函數(shù)的輸出。

示例7包括示例3-6中的任一項的主題，其中，預定容限是在1％與5％之間的范圍。

示例8包括示例3-7中的任一項的主題，其中，處理器還被配置為產(chǎn)生包括第一產(chǎn)量值和第二產(chǎn)量值的二維產(chǎn)量比較結果。

示例9包括示例8的主題，其中，二維產(chǎn)量比較結果是表和曲線圖的至少其中之一。

示例10包括示例8或9的主題，其中，二維產(chǎn)量比較結果包括基于管芯面積減小百分比的第三產(chǎn)量。

示例11包括示例1-10中的任一項的主題，其中，至少一個子部件是存儲器陣列、熔絲、邏輯結構和寄存器文件的至少其中之一。

示例12包括示例1-11中的任一項的主題，其中，被包括在至少一個子部件的全局過程參數(shù)中的缺陷密度對應于多個冗余構造。

示例13包括示例12的主題，其中，多個冗余構造包括無冗余構造、行冗余構造、列冗余構造以及行和列冗余構造的至少其中之一。

示例14包括示例1-13中的任一項的主題，其中，從用戶輸入、數(shù)據(jù)庫和應用編程接口的至少其中之一接收全局過程參數(shù)和設計特性。

示例15包括移動計算設備，其包括示例1-14中的任一項的系統(tǒng)。

示例16包括確定管芯的潛在產(chǎn)量的方法，該方法包括：接收全局過程參數(shù)，全局過程參數(shù)包括至少一個子部件和對應的缺陷密度；接收設計特性，設計特性包括基于冗余構造和至少一個子部件的管芯組成；以及基于全局過程參數(shù)和設計特性來計算一個或多個產(chǎn)量值。

示例17包括示例16的主題，其中，一個或多個產(chǎn)量值基于包括至少一個備用核并且在管芯的冗余核區(qū)中無冗余存儲器的管芯組成。

示例18包括示例16或17的主題，其中，管芯組成定義了具有N個冗余區(qū)的冗余核區(qū)，并且一個或多個產(chǎn)量值是包括第一和第二產(chǎn)量值的多個產(chǎn)量值，并且其中，計算一個或多個產(chǎn)量值還包括：基于被配置有第一百分比的冗余存儲器的每個冗余核來確定第一產(chǎn)量值；基于N個冗余核中的被配置為備用核的一個或多個核來確定第二產(chǎn)量值，其中每個冗余核被配置有小于第一百分比的冗余存儲器的第二百分比的冗余存儲器；并且將第一產(chǎn)量值與第二產(chǎn)量值進行比較以確定第一產(chǎn)量值和第二產(chǎn)量值是否處于預定容限內。

示例19包括示例18的主題，其中，該方法還包括基于在制造具有包括第一百分比的冗余存儲器的組成的管芯所需的面積與制造具有包括第二百分比的冗余存儲器的組成的管芯所需的面積之間的差異來確定管芯面積減小百分比。

示例20包括示例18或19的主題，其中，第一和第二產(chǎn)量值基于二項式分布函數(shù)的輸出，二項式分布函數(shù)被配置為基于單個冗余核的所計算的產(chǎn)量來確定N個冗余核的產(chǎn)量。

示例21包括示例20的主題，其中，單個冗余核的產(chǎn)量基于泊松分布函數(shù)的輸出。

示例22包括示例18-21中的任一項的主題，其中，預定容限是在1％與5％之間的范圍。

示例23包括示例18-22中的任一項的主題，其中，該方法還包括產(chǎn)生包括第一產(chǎn)量值和第二產(chǎn)量值的二維產(chǎn)量比較結果。

示例24包括示例23的主題，其中，二維產(chǎn)量比較結果是表和曲線圖的至少其中之一。

示例25包括示例23或24的主題，其中，二維產(chǎn)量比較結果包括基于管芯面積減小百分比的第三產(chǎn)量。

示例26包括示例16-25中的任一項的主題，其中，至少一個子部件是存儲器陣列、熔絲、邏輯結構和寄存器文件的至少其中之一。

示例27包括示例16-26中的任一項的主題，其中，被包括在至少一個子部件的全局過程參數(shù)中的缺陷密度對應于多個冗余構造。

示例28包括示例27的主題，其中，多個冗余構造包括無冗余構造、行冗余構造、列冗余構造以及行和列冗余構造的至少其中之一。

示例29包括示例16-28中的任一項的主題，其中，從用戶輸入、數(shù)據(jù)庫和應用編程接口的至少其中之一接收全局過程參數(shù)和設計特性。

示例30包括計算機程序產(chǎn)品，其包括在其上進行非暫態(tài)編碼的多個指令，指令在被執(zhí)行時使處理器：接收全局過程參數(shù)，全局過程參數(shù)包括至少一個子部件和對應的缺陷密度；接收設計特性，設計特性包括基于冗余構造和至少一個子部件的管芯組成；并且基于全局過程參數(shù)和設計特性來計算一個或多個產(chǎn)量值。

示例31包括示例30的主題，其中，一個或多個產(chǎn)量值基于包括至少一個備用核和在管芯的冗余核區(qū)中無冗余存儲器的管芯組成。

示例32包括示例30或31的主題，其中，管芯組成定義了具有N個冗余區(qū)的冗余核區(qū)，并且一個或多個產(chǎn)量值是包括第一和第二產(chǎn)量值的多個產(chǎn)量值，并且其中指令使處理器：基于被配置有第一百分比的冗余存儲器的每個冗余核來確定第一產(chǎn)量值；基于N個冗余核中的被配置為備用核的一個或多個核來確定第二產(chǎn)量值，其中每個冗余核被配置有小于第一百分比的冗余存儲器的第二百分比的冗余存儲器；并且將第一產(chǎn)量值與第二產(chǎn)量值進行比較以確定第一產(chǎn)量值和第二產(chǎn)量值是否處于預定容限內。

示例33包括示例32的主題，其中，指令還使處理器基于在制造具有包括第一百分比的冗余存儲器的組成的管芯所需的面積與制造具有包括第二百分比的冗余存儲器的組成的管芯所需的面積之間的差異來確定管芯面積減小百分比。

示例34包括示例32或33的主題，其中，第一和第二產(chǎn)量值基于二項式分布函數(shù)的輸出，二項式分布函數(shù)被配置為基于單個冗余核的所計算的產(chǎn)量來確定N個冗余核的產(chǎn)量。

示例35包括示例34的主題，其中單個冗余核的所計算的產(chǎn)量基于泊松分布函數(shù)的輸出。

示例36包括示例32-35中的任一項的主題，其中預定容限是在1％與5％之間的范圍。

示例37包括示例32-36中的任一項的主題，其中，指令還使處理器產(chǎn)生包括第一產(chǎn)量值和第二產(chǎn)量值的二維產(chǎn)量比較結果。

示例38包括示例37的主題，其中，二維產(chǎn)量比較結果是表和曲線圖的至少其中之一。

示例39包括示例37或38的主題，其中，二維產(chǎn)量比較結果包括基于管芯面積減小百分比的第三產(chǎn)量。

示例40包括示例30-39中的任一項的主題，其中，至少一個子部件是存儲器陣列、熔絲、邏輯結構和寄存器文件的至少其中之一。

示例41包括示例30-40中的任一項的主題，其中，被包括在至少一個子部件的全局過程參數(shù)中的缺陷密度對應于多個冗余構造。

示例42包括示例41的主題，其中，多個冗余構造包括無冗余構造、行冗余構造、列冗余構造以及行和列冗余構造的至少其中之一。

示例43包括示例30-42中的任一項的主題，其中，從用戶輸入、數(shù)據(jù)庫和應用編程接口的至少其中之一接收全局過程參數(shù)和設計特性。

示例44包括插入式工具，插入式工具與包括示例30-43中的任一項的計算機程序的商業(yè)半導體架構設計應用兼容。

示例45包括具有嵌入式存儲器的半導體器件，該器件包括：冗余核的陣列，每個核包括存儲器陣列和邏輯結構的實質上相同的組成，其中，每個冗余核的至少一個存儲器陣列被實施為沒有行冗余和列冗余的至少其中之一。

示例46包括示例45的主題，其中，每個冗余核的存儲器陣列中的每個存儲器陣列被實施為沒有行冗余和列冗余的至少其中之一。

示例47包括示例45的主題，其中，每個冗余核的多個存儲器陣列中的每個存儲器陣列被實施為沒有行冗余和列冗余的至少其中之一。

示例48包括示例45-47中的任一項的主題，其中，被實施為沒有行冗余和列冗余的至少其中之一的存儲器陣列中的每個存儲器陣列被實施為沒有列冗余。

示例49包括示例45-48中的任一項的主題，其中，被實施為沒有行冗余和列冗余的至少其中之一的存儲器陣列中的每個存儲器陣列被實施為沒有行冗余。

示例50包括示例45-49中的任一項的主題，其中，每個冗余核包括微處理器。

示例51包括示例45-50中的任一項的主題，其中，每個冗余核包括現(xiàn)場可編程門陣列(FPGA)。

示例52包括示例45-51中的任一項的主題，其中，每個冗余核包括功能電路的部分。

示例53包括示例45-52中的任一項的主題，其中，器件是微處理器。

示例54包括示例45-52中的任一項的主題，其中，器件是現(xiàn)場可編程門陣列(FPGA)。

示例55包括示例45-52中的任一項的主題，其中，器件是無線通信芯片。

示例56包括示例45-55中的任一項的主題，其中，存儲器陣列包括隨機存取存儲器(RAM)。

示例57包括示例45-56中的任一項的主題，其中，存儲器陣列包括靜態(tài)隨機存取存儲器(SRAM)和動態(tài)隨機存取存儲器(DRAM)的至少其中之一。

示例58包括示例45-57中的任一項的主題，其中，存儲器陣列包括寄存器文件。

示例59包括移動計算設備，其包括示例45-58中的任一項的半導體器件。移動計算設備可以是例如膝上型電腦或智能電話或平板電腦。