技術(shù)總結(jié)
公開了用于通過確定備用核布局來實(shí)現(xiàn)嵌入式存儲器陣列的尺寸減小的技術(shù)。在實(shí)施例中，包括全局過程參數(shù)的輸入?yún)?shù)與設(shè)計(jì)特性組合以計(jì)算對應(yīng)于管芯的潛在冗余構(gòu)造的產(chǎn)量值?？梢詫λa(chǎn)生的產(chǎn)量進(jìn)行比較以確定哪個冗余構(gòu)造適合于維持特定的產(chǎn)量。被配置有一個或多個備用核(在其中沒有冗余存儲器)的管芯導(dǎo)致等于或超過具有常規(guī)存儲器冗余的管芯的產(chǎn)量的產(chǎn)量。在一些示例性情況下，從核中消除存儲器冗余。另一實(shí)施例提供了具有包括冗余核的陣列的半導(dǎo)體結(jié)構(gòu)，每個核包括存儲器陣列和邏輯結(jié)構(gòu)的組成，其中每個冗余核的存儲器陣列中的至少一個存儲器陣列在沒有行冗余和列冗余的至少其中之一的情況下被實(shí)現(xiàn)。

技術(shù)研發(fā)人員：S·E·布-加扎利;A·高希;N·戈埃爾
受保護(hù)的技術(shù)使用者：英特爾公司
文檔號碼：201480079672
技術(shù)研發(fā)日：2014.07.08
技術(shù)公布日：2017.02.22