本發(fā)明屬于集成電路領域，具體涉及一種基于阱隔離與串接冗余MOS(金屬氧化物半導體)晶體管的抗輻射SRAM單元制備方法。
背景技術：
：研究顯示，隨著工藝尺寸的減少，芯片里的集成電路在高層太空或近地球空間越來越容易受到重粒子或質子輻射影響而產生錯誤。輻射如果影響SRAM(靜態(tài)隨機存儲器)等存儲單元的存儲節(jié)點，可能直接導致存儲單元存儲錯誤數(shù)值，產生單粒子翻轉事件。輻射如果影響組合電路節(jié)點，可能引起單粒子瞬態(tài)脈沖，改變電路節(jié)點的邏輯狀態(tài)，所述單粒子瞬態(tài)脈沖引起的錯誤值傳導到存儲器會也可能被捕捉存儲，產生單粒子翻轉事件。所以單粒子翻轉事件會改變SRAM等存儲器存儲的邏輯狀態(tài)，可能造成整體電路功能錯誤。因此，實踐中，需要提出抗輻射的SRAM存儲單元設計方法?，F(xiàn)有技術的抗輻射SRAM存儲器電路的設計方法主要包含多模冗余、糾錯碼、抗輻射加固技術等，其中，多模冗余方法以三模冗余技術為代表，使用冗余電路模塊和多數(shù)表決電路屏蔽錯誤電路模塊的輸出；糾錯碼方法以漢明碼為代表，通過計算編碼的校驗值，定位錯誤比特的位置，然后通過對錯誤比特取反來糾錯；但采用三模冗余和糾錯碼來設計SRAM存儲陣列會帶來較大的面積開銷；抗輻射加固技術以SRAM-tct為代表，在基本SRAM存儲單元結構的基礎上增加額外晶體管和電容，增強敏感節(jié)點的抗輻射能力，但這可能會降低數(shù)據(jù)寫入速度?；诂F(xiàn)有技術的現(xiàn)狀，本申請的發(fā)明人擬提供一種基于阱隔離與串接冗余MOS晶體管的抗輻射SRAM存儲單元電路設計方法。與本發(fā)明相關的參考文獻有：[1]BaumannR.SoftErrorsinAdvancedComputerSystems[J],IEEETransactionsonDeviceandMaterialsReliability,2005,22(3),pp.258-266[2]OliveiraR.,JagirdarA.,ChakrabortyT.J.：ATMRSchemeforSEUMitigationinScanFlip-Flops[C]，inInternationalSymposiumonQualityElectronicDesign,2007,pp.905–910[3]TauschH.J.SimplifiedBirthdayStatisticsandHammingEDAC[J],IEEETransactionsonNuclearScience,2009,56(2),pp.474–478[4]Y.Shiyanovskii,F.Wolff,C.Papachristou,"SRAMCellDesignProtectedfromSEUUpsets",14thInternationalOn-LineTestingSymposium,7-9Jul.2008,pp.169–170。技術實現(xiàn)要素：本發(fā)明的目的是針對集成電路現(xiàn)有技術中存在的缺陷，提供一種基于阱隔離與串接冗余MOS晶體管的抗輻射SRAM存儲單元電路設計方法，具體涉及一種基于阱隔離與串接冗余晶體管的抗輻射SRAM單元制備方法。具體而言，本發(fā)明中串接兩個PMOS晶體管和兩個NMOS晶體管，構成一個反相器；兩個所述的反相器絞合互連，并連接兩個NMOS晶體管，構成SRAM單元，其中反相器輸出端是存儲節(jié)點；所有PMOS晶體管的N阱相互隔離，并通過各N阱的接觸孔連接到電源線；所有NMOS晶體管的P阱也相互隔離，并通過各P阱的接觸孔連接到地線；如果一個PMOS晶體管發(fā)生輻射，其產生的電子會被限制在它的N阱內，不會影響其它晶體管，輻射產生的電子通過N阱的接觸孔釋放到電源線；如果一個NMOS晶體管發(fā)生輻射，其產生的電子會被限制在它的P阱內，不會影響其它晶體管，輻射產生的電子通過P阱的接觸孔釋放到地線；因此，輻射最多只會影響反相器中的一個NMOS晶體管或PMOS晶體管，而反相器中串接的冗余NMOS晶體管或冗余PMOS晶體管會保證反相器輸出端(即存儲節(jié)點)暫時不變，待輻射效應消失后，絞合相連的另一個反相器會使正確數(shù)據(jù)穩(wěn)定存儲。更具體的，本發(fā)明的基于阱隔離與串接冗余晶體管的抗輻射SRAM單元制備方法，其包含了兩個步驟，下面分別加以詳述：步驟1：按照圖1所示電路結構，采用傳統(tǒng)集成電路設計方法設計基于阱隔離與串接冗余MOS晶體管的抗輻射SRAM單元；按圖1所示電路結構，設計抗輻射SRAM單元：圖1中，反相器INV1由兩個PMOS晶體管P1和P2，兩個NMOS晶體管N1和N2串接而成；反相器INV2由兩個PMOS 晶體管P3和P4，兩個NMOS晶體管N3和N4串接而成；當反相器INV1輸入端m1值為1(1對應電壓值為Vdd)時，PMOS晶體管P1與P2斷開，NMOS晶體管N1與N2導通，所以反相器INV1輸出端m2值為0(0對應電壓值為地線電壓值)；當反相器INV1輸入端m1值為0時，PMOS晶體管P1與P2導通，NMOS晶體管N1與N2斷開，所以反相器INV1輸出端m2值為1；同理，當反相器INV2輸入端m2值為1時，其輸出端m1值為0；當反相器INV2輸入端m2值為0時，其輸出端m1值為1；驅動電壓為Vdd的反相器INV1和INV2構成傳統(tǒng)的存儲單元，節(jié)點m1和m2是存儲節(jié)點；例如當m1值為1，經反相器INV2反相后，m2值變成0；m2值再經反相器INV1反相后，m1值又為1，這進一步加強m1以前的數(shù)值1，從而使得存儲節(jié)點m1和m2分別穩(wěn)定的存儲數(shù)值1和0；當?shù)刂沸盘朅ddr為1時，NMOS晶體管N6和N5導通，因此數(shù)據(jù)線Data和Data_b分別連接存儲節(jié)點m1和m2；所以當Addr值為1時，如果數(shù)據(jù)線Data和Data_b上數(shù)值相反，則Data和Data_b上數(shù)值可寫入存儲單元(例如Data值為1，Data_b值為0，可使得存儲單元的存儲節(jié)點m1和m2分別穩(wěn)定的存儲1和0)；如果數(shù)據(jù)線Data和Data_b上數(shù)值都為三態(tài)值Z(對應電壓值約為Vdd/2)，則存儲單元存儲的相位相反的數(shù)值可讀出到Data和Data_b上(例如存儲單元的存儲節(jié)點m1和m2分別穩(wěn)定的存儲1和0，則當Data值和Data_b值都為三態(tài)值Z時，可使得存儲節(jié)點m1值和m2值分別讀出到Data和Data_b上，即Data值和Data_b值分別變成1和0)；當?shù)刂沸盘朅ddr為0時，NMOS晶體管N6和N5斷開，反相器INV1與INV2構成的存儲單元穩(wěn)定存儲Data和Data_b上數(shù)值，存儲節(jié)點m1存儲Data值，存儲節(jié)點m2存儲Data_b值；圖1中PMOS晶體管P1的N阱NW1、PMOS晶體管P2的N阱NW2、NMOS晶體管N1的P阱PW1、NMOS晶體管N2的P阱PW2、PMOS晶體管P3的N阱NW3、PMOS晶體管P4的N阱NW4、NMOS晶體管N3的P阱PW3、NMOS晶體管N4的P阱PW4、NMOS晶體管N5的P阱PW5、NMOS晶體管N6的P阱PW6完全相互隔離；N阱NW1的接觸孔NWT1、N阱NW2的接觸孔NWT2、N阱NW3的接觸孔NWT3、N阱NW4的接觸孔NWT4分別通過金屬線連接到電源線Vdd；P阱PW1的接觸孔PWT1、P阱PW2的接觸孔PWT2、P阱PW3的接觸孔PWT3、P阱PW4的接觸孔PWT4、P阱PW5的接觸孔PWT5、P阱PW6的接觸孔PWT6分別通過金屬線連接到地線；由于所有PMOS晶體管的N阱、所有NMOS晶體管的P阱都完全相互隔離，因 此如果一個PMOS晶體管發(fā)生輻射，其產生的電子會被限制在它的N阱內，不會影響其它晶體管，輻射產生的電子通過N阱的接觸孔釋放到電源線；如果一個NMOS晶體管發(fā)生輻射，其產生的電子會被限制在它的P阱內，不會影響其它晶體管，輻射產生的電子通過P阱的接觸孔釋放到地線；如果輻射發(fā)生在反相器INV1或INV2中某一個PMOS晶體管或NMOS晶體管，反相器中串接的冗余PMOS晶體管或冗余NMOS晶體管會保證反相器輸出端(即存儲節(jié)點)暫時不變，待輻射效應消失后，絞合相連的另一個反相器會使正確數(shù)據(jù)穩(wěn)定存儲；例如，Data值0和Data_b值1寫入SRAM后，存儲節(jié)點m1與m2分別穩(wěn)定存儲0和1，此時，反相器INV1的PMOS晶體管P1與P2導通，NMOS晶體管N1與N2斷開；反相器INV2的PMOS晶體管P3與P4斷開，NMOS晶體管N3與N4導通；假設反相器INV1的NMOS晶體管N1因輻射導通，由于NMOS晶體管N1的P阱與其它晶體管隔離，輻射產生的電子會被限制在N1的P阱PW1內，不會影響其它晶體管，而且輻射產生的電子通過N阱PW1的接觸孔PWT1釋放到地線,所以NMOS晶體管N2仍然斷開，PMOS晶體管P1與P2仍然導通，因此反相器INV1輸出端m2值保持為1；待輻射產生的電子通過接觸孔PWT1釋放到地線，輻射效應消失后，存儲節(jié)點m1值0通過反相器INV1加強存儲節(jié)點m2正確值1，存儲節(jié)點m2值1通過反相器INV2加強存儲節(jié)點m1正確值0；再假設反相器INV2的PMOS晶體管P4因輻射導通，由于PMOS晶體管P4的N阱與其它晶體管隔離，輻射產生的電子會被限制在P4的N阱NW4內，不會影響其它晶體管，而且輻射產生的電子通過N阱NW4的接觸孔NWT4釋放到電源線Vdd,所以PMOS晶體管P3仍然斷開，NMOS晶體管N3與N4仍然導通，因此反相器INV2輸出端m1值保持為0；待輻射產生的電子通過接觸孔NWT4釋放到電源線，輻射效應消失后，存儲節(jié)點m2值1通過反相器INV2加強存儲節(jié)點m1正確值0，存儲節(jié)點m1值0通過反相器INV1加強存儲節(jié)點m2正確值1；如果輻射發(fā)生在NMOS晶體管N6或N5，NMOS晶體管的P阱與其它晶體管隔離，輻射產生的電子會被限制在N6的P阱PW6或N5的P阱PW5內，不會影響其它晶體管，而且輻射產生的電子通過P阱PW6的接觸孔PWT6或P阱PW5的接觸孔PWT5釋放到地線；例如，當?shù)刂沸盘朅ddr為0時，NMOS晶體管N6和N5斷開，假設存儲節(jié)點m1和m2分別存儲1(對應電壓值為Vdd)和0(對應電壓值為地線電壓值)，此時Data值和Data_b值都為三態(tài)值Z(對應電壓值約為Vdd/2)。假設NMOS晶體管N6因輻射導通，Data的三態(tài)值Z不會影響存儲節(jié)點m1值和m2值。 待輻射產生的電子通過接觸孔PWT6釋放到地線，輻射效應消失后，Data值恢復為三態(tài)值Z，存儲節(jié)點m1值和m2值仍然分別為正確值1和0；步驟2：對圖1中SRAM單元的地址信號Addr、數(shù)據(jù)線Data和Data_b進行操作，使SRAM單元既能寫入和讀出數(shù)據(jù)，又能抵抗輻射；圖1中SRAM單元有三種模式，包括：寫入數(shù)據(jù)、穩(wěn)定存儲數(shù)據(jù)和讀出數(shù)據(jù)；SRAM單元如果在寫入數(shù)據(jù)模式下，地址信號Addr設置為1，數(shù)據(jù)線Data和Data_b設置相反值，則Data值寫入存儲節(jié)點m1，Data_b值寫入存儲節(jié)點m2；SRAM單元如果在穩(wěn)定存儲數(shù)據(jù)模式下，地址信號Addr設置為0，則存儲節(jié)點m1穩(wěn)定存儲數(shù)據(jù)線Data以前寫入的數(shù)值，存儲節(jié)點m2穩(wěn)定存儲數(shù)據(jù)線Data_b以前寫入的數(shù)值，而此時Data值和Data_b值都為三態(tài)值；所有PMOS晶體管的N阱、所有NMOS晶體管的P阱都完全相互隔離，因此如果一個PMOS晶體管發(fā)生輻射，其產生的電子會被限制在它的N阱內，不會影響其它晶體管，輻射產生的電子通過N阱的接觸孔釋放到電源線；如果一個NMOS晶體管發(fā)生輻射，其產生的電子會被限制在它的P阱內，不會影響其它晶體管，輻射產生的電子通過P阱的接觸孔釋放到地線；如果輻射發(fā)生在反相器INV1或INV2中某一個PMOS晶體管或NMOS晶體管，反相器中串接的冗余PMOS晶體管或冗余NMOS晶體管會保證反相器輸出端(即存儲節(jié)點)暫時不變，待輻射效應消失后，絞合相連的另一個反相器會使正確數(shù)據(jù)穩(wěn)定存儲；如果輻射發(fā)生在NMOS晶體管N6或N5，存儲節(jié)點m1和m2不受影響，維持正確值；SRAM單元如果在讀出數(shù)據(jù)模式下，地址信號Addr設置為1，數(shù)據(jù)線Data和Data_b都為三態(tài)值(對應電壓值約為Vdd/2)，則存儲節(jié)點m1值讀出到Data上，存儲節(jié)點m2值讀出到Data_b上。本發(fā)明具有以下優(yōu)點：本發(fā)明的SRAM單元設計方法通過阱隔離使輻射產生的電子限制在一個晶體管的阱內，不會影響其它晶體管，反相器中串接的冗余晶體管會保證SRAM中存儲節(jié)點值暫時不變，待輻射產生的電子通過阱釋放到電源線或地線，輻射效應消失后，絞合相連的另一個反相器會使正確數(shù)據(jù)穩(wěn)定存儲。附圖說明圖1為本發(fā)明的抗輻射SRAM單元的電路結構示意圖。具體實施方式實施例1按下述基于阱隔離與串接冗余晶體管的抗輻射SRAM單元制備方法的步驟，進行測試實驗：步驟1：按照圖1所示電路結構，采用傳統(tǒng)集成電路設計方法設計基于阱隔離與串接冗余MOS晶體管的抗輻射SRAM單元；步驟2：對圖1中SRAM單元的地址信號Addr、數(shù)據(jù)線Data和Data_b進行操作，使SRAM單元既能寫入和讀出數(shù)據(jù)，又能抵抗輻射；實驗中，采用無抗輻射能力的標準SRAM單元構造一個64行64列存儲數(shù)據(jù)的SRAM陣列，采用本發(fā)明構造一個64行64列存儲數(shù)據(jù)的抗輻射SRAM陣列，采用SRAM-tct單元構造一個64行64列存儲數(shù)據(jù)的抗輻射SRAM存儲陣列，分別對這三個SRAM陣列隨機輻射1000次，測試結果如表1所示；表1中的面積和功耗經過了歸一化處理，其數(shù)值是相對于本發(fā)明SRAM陣列的實際面積和功耗的倍數(shù)；從表1可以看出，本發(fā)明的錯誤發(fā)生次數(shù)最少(錯誤發(fā)生次數(shù)為0)，所以抗輻射能力最強，并且，與同樣具有抗輻射能力的SRAM-tct方案相比，本發(fā)明的面積和功耗都更小。表1面積、功耗和抗輻射能力比較方案錯誤發(fā)生次數(shù)面積功耗無抗輻射能力的SRAM陣列6540.580.52本發(fā)明的抗輻射SRAM陣列011采用SRAM-tct單元的抗輻射SRAM陣列181.271.19當前第1頁1 2 3