本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種提升閃存存儲器數(shù)據(jù)保持力的方法。

背景技術(shù)：

NOR型閃存存儲器單元是浮柵(floating gate，簡稱FG)結(jié)構(gòu)的MOS型晶體管，工作原理是通過對FG注入或者釋放電荷改變存儲單元的閾值電壓來達(dá)到存儲或釋放數(shù)據(jù)的目的。擦除(floating gate)的過程是在控制柵(control gate)與阱(Well)上施加反向電壓，通過隧道效應(yīng)將電荷拉出FG，編程(Program)“0”則是通過控制柵與位線(Bite Line，BL)上施加電壓通過溝道(CHE)效應(yīng)將電荷注入FG。

目前，NOR型閃存存儲器存儲單元本身的數(shù)據(jù)保持力會受到以下幾個方面的影響：第一方面，隨著P/E(program/erase，編程/擦除)循環(huán)(cycle)增加會導(dǎo)致遂穿氧化層陷阱(tunnel OX trap)電荷的產(chǎn)生，這些電荷影響到單元(cell)的閾值電壓并存在不穩(wěn)定的情況，當(dāng)出現(xiàn)陷阱電荷(de-trap)時會導(dǎo)致閾值電壓漂移；第二方面，隨著時間增加，F(xiàn)G中的電荷會通過遂穿氧化層(tunnel OX)，ONO，柵極側(cè)墻(poly sidewall)等通路產(chǎn)生泄露(leak)，導(dǎo)致閾值電壓發(fā)生偏移最終使得“0”單元反轉(zhuǎn)。第三方面，遂穿氧化層在電壓和電場的作用下會導(dǎo)致TDDB(與時間相關(guān)的電介質(zhì)擊穿)或者電介質(zhì)老化，從而導(dǎo)致單元(Bit)發(fā)生錯誤。

除存儲單元本身的數(shù)據(jù)保持力外，F(xiàn)lash作為存儲整列在使用過程中其存儲單元還不斷受外界條件的影響，如字線干擾(WL disturb)，位線干擾(BL disturb)，阱干擾(Well disturb)等，由于對目標(biāo)Cell進(jìn)行讀寫操作時對相鄰Cell產(chǎn)生了影響，改變了臨近Cell的閾值電壓或電場，從而導(dǎo)致相鄰Cell數(shù)據(jù)出現(xiàn)錯誤。

FLASH中存儲單元隨著時間增加，由于以上不同原因造成的0存儲單元浮柵中電荷減少，其閾值電壓隨之逐步降低。對于NOR型閃存存儲器，極少采用ECC等校驗(yàn)方法，使得產(chǎn)品的可靠性降低；如圖1所示(其中，縱坐標(biāo)表示bits數(shù)值，橫坐標(biāo)表示閾值電壓)，1為閾值電壓低于正常讀取電壓的1單元，3為閾值電壓大于正常讀取電壓的0單元，2為正常讀取電壓，一旦0bit閾值電壓低于正常讀取電壓2時，該bit的0就會錯誤的讀為1，A處為閾值電壓小于正常讀取電壓的0單元。

因此，如何找到一種有效的方法來加強(qiáng)控管存儲陣列中0的存儲單元，以確保用戶數(shù)據(jù)的完整性，成為本領(lǐng)域技術(shù)人員致力于研究的方向。

技術(shù)實(shí)現(xiàn)要素：

針對上述存在的問題，本發(fā)明公開一種提升閃存存儲器數(shù)據(jù)保持力的方法，包括如下步驟：

在所述閃存存儲器進(jìn)入待機(jī)(standby)模式后，采用正常讀取電壓讀取所述閃存存儲器中的數(shù)據(jù)；

判斷所述閃存存儲器中是否存在0單元，若否，則隨后退出；

采用預(yù)設(shè)電壓讀取所述閃存存儲器中的數(shù)據(jù)，其中，所述預(yù)設(shè)電壓大于所述正常讀取電壓；

判斷所述閃存存儲器中是否存在閾值電壓小于所述預(yù)設(shè)電壓的0單元，若否，則隨后退出；

對所述閾值電壓小于所述預(yù)設(shè)電壓的0單元進(jìn)行編程，以使所述0單元的閾值電壓大于所述預(yù)設(shè)電壓。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述0單元為所述閃存存儲器中閾值電壓大于所述讀取電壓的存儲單元。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述預(yù)設(shè)電壓小于編程驗(yàn)證電壓。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述編程驗(yàn)證電壓的取值范圍為7～9v。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述正常讀取電壓的取值范圍為5～6v。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述預(yù)設(shè)電壓的取值范圍為6～7v。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述閃存存儲器為NOR型閃存存儲器。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述NOR型閃存存儲器包括：

襯底；

隧穿氧化層，設(shè)置于所述襯底之上；

浮柵，設(shè)置于所述隧穿氧化層之上；

阻擋層，設(shè)置于所述浮柵之上。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述阻擋層為ONO阻擋層。

上述的提升閃存存儲器數(shù)據(jù)保持力的方法，其中，所述NOR型閃存存儲器還包括設(shè)置于所述浮柵側(cè)壁的側(cè)墻。

上述發(fā)明具有如下優(yōu)點(diǎn)或者有益效果：

本發(fā)明公開了一種提升閃存存儲器數(shù)據(jù)保持力的方法，通過在閃存存儲器進(jìn)入待機(jī)狀態(tài)后增加一次提高電壓的讀操作及相應(yīng)的編程操作，使閾值電壓偏低的0單元的閾值電壓保持在預(yù)設(shè)電壓之上，以保證閾值電壓偏低的0單元的閾值電壓及時得到提升，有效防止0單元由于電荷丟失而導(dǎo)致的反轉(zhuǎn)，從而有效提升了閃存存儲器的數(shù)據(jù)保持能力，延長產(chǎn)品的使用壽命；并且這個增加的讀操作及相應(yīng)編程操作是在芯片進(jìn)入待機(jī)模式后自動完成，不會影響用戶使用時間。

附圖說明

通過閱讀參照以下附圖對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、外形和優(yōu)點(diǎn)將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。

圖1是本發(fā)明背景技術(shù)中存儲單元的閾值電壓分布示意圖；

圖2是本發(fā)明實(shí)施例中提升NOR型閃存存儲器數(shù)據(jù)保持力的方法流程圖；

圖3是本發(fā)明實(shí)施例中提升NOR型閃存存儲器數(shù)據(jù)保持力的方法具體實(shí)現(xiàn)流程圖；

圖4是本發(fā)明實(shí)施例中存儲單元的閾值電壓分布示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體的實(shí)施例對本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限定。

如圖2所示，本實(shí)施例涉及一種提升閃存存儲器數(shù)據(jù)保持力的方法，優(yōu)選的，該閃存存儲器為NOR型閃存存儲器；具體的，該方法包括如下步驟：

步驟S1，在閃存存儲器進(jìn)入待機(jī)模式后，采用正常讀取電壓讀取閃存存儲器中的數(shù)據(jù)。

在本發(fā)明一個優(yōu)選的實(shí)施例中，正常讀取電壓的取值范圍為5～6v(例如5v、5.3v、5.5v或6v等)，當(dāng)然，對于不同的閃存存儲器，其正常讀取電壓是不同的，因此，該正常讀取電壓可由本領(lǐng)域技術(shù)人員根據(jù)具體情況設(shè)定。

步驟S2，判斷閃存存儲器中是否存在0單元，若閃存存儲器中不存在0單元，則隨后退出，若閃存存儲器中存在0單元，則進(jìn)行步驟S3。

在本發(fā)明一個優(yōu)選的實(shí)施例中，上述0單元為閃存存儲器中閾值電壓大于正常讀取電壓的存儲單元。

步驟S3，采用預(yù)設(shè)電壓讀取閃存存儲器中的數(shù)據(jù)，其中，預(yù)設(shè)電壓大于正常讀取電壓。

在本發(fā)明一個優(yōu)選的實(shí)施例中，上述預(yù)設(shè)電壓小于編程驗(yàn)證(program verify)電壓。

本發(fā)明一個優(yōu)選的實(shí)施例中，上述預(yù)設(shè)電壓的取值范圍為6～7v(例如6v、6.3v、6.5v或7v)等，具體可由本領(lǐng)域技術(shù)人員根據(jù)正常讀取電壓和編程驗(yàn)證電壓等進(jìn)行設(shè)定。

在本發(fā)明一個優(yōu)選的實(shí)施例中，上述編程驗(yàn)證電壓的取值范圍為7～9v(7v、7.3v、8v或9v)等。

步驟S4，判斷閃存存儲器中是否存在閾值電壓小于預(yù)設(shè)電壓的0單元，若閃存存儲器中不存在閾值電壓小于預(yù)設(shè)電壓的0單元，則隨后退出；若閃存存儲器中存在閾值電壓小于預(yù)設(shè)電壓的0單元，則進(jìn)行步驟S5。

步驟S5，對閾值電壓小于預(yù)設(shè)電壓的0單元進(jìn)行編程(一般為軟編程操作)，以使該0單元的閾值電壓大于預(yù)設(shè)電壓。

在本發(fā)明一個優(yōu)選的實(shí)施例中，上述NOR型閃存存儲器包括：

襯底；

隧穿氧化層，設(shè)置于襯底之上；

浮柵，設(shè)置于隧穿氧化層之上；

阻擋層，設(shè)置于浮柵之上。

在本發(fā)明一個優(yōu)選的實(shí)施例中，上述阻擋層為ONO阻擋層。

在本發(fā)明一個優(yōu)選的實(shí)施例中，上述NOR型閃存存儲器還包括設(shè)置于浮柵側(cè)壁的側(cè)墻。

下面結(jié)合提升閃存存儲器數(shù)據(jù)保持力的方法具體實(shí)現(xiàn)流程圖對本發(fā)明進(jìn)行進(jìn)一步的闡述：

如圖3所示，首先使得閃存存儲器進(jìn)入待機(jī)狀態(tài)；其次采用正常讀取電壓讀取閃存存儲器中存儲陣列中的數(shù)據(jù)；然后判斷閃存存儲器中是否存在0單元(即閾值電壓大于正常讀取電壓的存儲單元)，若閃存存儲器中不存在0單元，則結(jié)束讀操作，若閃存存儲器中存在0單元，則采用大于正常讀取電壓且小于編程驗(yàn)證電壓的預(yù)定電壓讀取閃存存儲器中存儲陣列中的數(shù)據(jù)，之后繼續(xù)判斷閃存存儲器中是否存在閾值電壓小于預(yù)定電壓的0單元，若閃存存儲器中不存在閾值電壓小于預(yù)定電壓的0單元，則結(jié)束讀操作；若閃存存儲器中存在小于預(yù)定電壓的0單元，則對該小于預(yù)定電壓的0單元進(jìn)行編程操作，以使其閾值電壓大于預(yù)設(shè)電壓；如圖4所示，其中橫坐標(biāo)表示閾值電壓，縱坐標(biāo)表示bits數(shù)值，11表示閾值電壓大于正常讀取電壓的1單元，12表示正常讀取電壓，13表示預(yù)設(shè)電壓，14表示0單元，B表示閾值電壓小于預(yù)設(shè)電壓的0單元。

綜上，本發(fā)明公開的提升閃存存儲器數(shù)據(jù)保持力的方法，通過設(shè)置一預(yù)設(shè)電壓對閃存存儲器進(jìn)行讀操作，該預(yù)設(shè)電壓高于正常讀取電壓且低于編程驗(yàn)證壓，并對閾值電壓較低的0單元進(jìn)行軟編程操作，使其閾值電壓保持在預(yù)設(shè)電壓之上，從而有效防止0單元由于電荷丟失而導(dǎo)致的反轉(zhuǎn)，進(jìn)而有效提升了NOR型閃存存儲器的數(shù)據(jù)保持能力，延長產(chǎn)品使用壽命。

本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員在結(jié)合現(xiàn)有技術(shù)以及上述實(shí)施例可以實(shí)現(xiàn)變化例，在此不做贅述。這樣的變化例并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容，在此不予贅述。

以上對本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。