本發(fā)明涉及存儲(chǔ)電路技術(shù)領(lǐng)域,具體涉及一種基于STT-MTJ的MRAM單元控制電路。

背景技術(shù)：

磁阻隨機(jī)存儲(chǔ)器(MRAM,Magnetic Random Access Memory)是一種非揮發(fā)性的磁性隨機(jī)存儲(chǔ)器.它擁有靜態(tài)隨機(jī)存儲(chǔ)器的高速讀取寫(xiě)入能力，以及動(dòng)態(tài)隨機(jī)存儲(chǔ)器的高集成度,而且基本上可以無(wú)限次地重復(fù)寫(xiě)入。

一個(gè)標(biāo)準(zhǔn)的MRAM單元包括一個(gè)MOS管和一個(gè)STT-MTJ結(jié)，參見(jiàn)圖1所示，MRAM在工作過(guò)程中要求一定的閾值電流和寫(xiě)入時(shí)間來(lái)完成寫(xiě)入，通過(guò)低電流實(shí)現(xiàn)讀出。由于MRAM具有較好的非易失性，因而得到越來(lái)越多的應(yīng)用。

而在標(biāo)準(zhǔn)MRAM單元結(jié)構(gòu)中，針對(duì)寫(xiě)1和寫(xiě)0存在兩種不對(duì)稱(chēng)性。首先是1和0的電阻不同，其實(shí)是相同的正反向閾值電流（寫(xiě)入動(dòng)作）下，1和0寫(xiě)入的電壓不同，用于寫(xiě)0過(guò)程電流較小，導(dǎo)致寫(xiě)0過(guò)程容易產(chǎn)生誤操作。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的發(fā)明目的是提供一種基于STT-MTJ的MRAM單元控制電路，通過(guò)引入寫(xiě)輔助電路，補(bǔ)償寫(xiě)0過(guò)程電流，從而有效避免寫(xiě)0過(guò)程產(chǎn)生誤操作。

為達(dá)到上述發(fā)明目的，本發(fā)明采用的技術(shù)方案是：一種基于STT-MTJ的MRAM單元控制電路，其包括第一字線邏輯電路、負(fù)脈沖產(chǎn)生電路、第二字線控制電路、第一反相器和第二反相器；

所述第一字線邏輯電路的輸出端連接到第一反相器的輸入端，所述第一反相器的輸出端連接到第一字線，所述第一反相器的接地端連接到負(fù)脈沖產(chǎn)生電路；

所述第二字線控制電路的輸出端連接到第二反相器的輸入端，所述第二反相器的輸出端連接到第二字線。

優(yōu)選地，所述第一反相器包括第一PMOS晶體管和第一NMOS晶體管；

所述第二反相器包括第二PMOS晶體管和第二NMOS晶體管。

優(yōu)選地，所述第一NMOS晶體管的源極連接到負(fù)脈沖產(chǎn)生電路的輸出端，所述第二NMOS晶體管的源極接地。

優(yōu)選地，所述負(fù)脈沖產(chǎn)生電路包括第一與非門(mén)電路、第二與非門(mén)電路、第一非門(mén)電路、第二非門(mén)電路、第三非門(mén)電路、第四非門(mén)電路、電解電容器和第三NMOS晶體管；

所述第一非門(mén)電路的輸入端連接到第一字線，所述第一與非門(mén)電路的輸入端分別連接到第一非門(mén)的輸出端、第二字線和負(fù)脈沖產(chǎn)生電路的內(nèi)部時(shí)序控制信號(hào)端，所述第一與非門(mén)電路的輸出端連接到第二非門(mén)電路的輸入端，所述第二與非門(mén)電路的輸入端分別連接到第二非門(mén)電路的輸出端和使能信號(hào)端，所述第二與非門(mén)電路的輸出端連接到第三非門(mén)電路的輸入端，所述第三非門(mén)電路的輸出端連接到第四非門(mén)電路的輸入端，所述第四非門(mén)電路的輸出端分別連接到電解電容器的正極和第三NMOS晶體管的柵極，所述電解電容器的負(fù)極和第三NMOS晶體管的源極均連接到第一反相器的接地端，所述第三NMOS晶體管的漏極接地。

優(yōu)選地，所述負(fù)脈沖產(chǎn)生電路僅在第二字線電平為1且第一字線電平為0時(shí)輸出負(fù)脈沖。

由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)：

本發(fā)明通過(guò)引入寫(xiě)輔助電路，其中，所述負(fù)脈沖產(chǎn)生電路僅在第二字線電平為1且第一字線電平為0時(shí)輸出負(fù)脈沖，能夠補(bǔ)償寫(xiě)0過(guò)程電流，從而有效避免寫(xiě)0過(guò)程產(chǎn)生誤操作。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例一的第一字線邏輯電路結(jié)構(gòu)示意圖。

圖2是本發(fā)明實(shí)施例一的第二字線邏輯電路結(jié)構(gòu)示意圖。

圖3是本發(fā)明實(shí)施例一的負(fù)脈沖產(chǎn)生電路結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述：

實(shí)施例一：

參見(jiàn)圖1至3所示，一種基于STT-MTJ的MRAM單元控制電路，其包括第一字線邏輯電路、負(fù)脈沖產(chǎn)生電路、第二字線控制電路、第一反相器和第二反相器；

所述第一字線邏輯電路的輸出端連接到第一反相器的輸入端，所述第一反相器的輸出端連接到第一字線，所述第一反相器的接地端連接到負(fù)脈沖產(chǎn)生電路；

所述第二字線控制電路的輸出端連接到第二反相器的輸入端，所述第二反相器的輸出端連接到第二字線。

本實(shí)施例中，所述第一反相器和第二反相器均為現(xiàn)有的標(biāo)準(zhǔn)CMOS反相器，其中，所述第一反相器包括第一PMOS晶體管MP1和第一NMOS晶體管MN1；

所述第二反相器包括第二PMOS晶體管MP2和第二NMOS晶體管MN2。

所述第一NMOS晶體管MN1的源極連接到負(fù)脈沖產(chǎn)生電路的輸出端，所述第二NMOS晶體管MN2的源極接地。

所述負(fù)脈沖產(chǎn)生電路由內(nèi)部時(shí)序控制信號(hào)GIC、第一字線BL電平、第二字線BLB電平、以及使能信號(hào)NBLEN共同控制，具體為包括第一與非門(mén)電路、第二與非門(mén)電路、第一非門(mén)電路、第二非門(mén)電路、第三非門(mén)電路、第四非門(mén)電路、電解電容器和第三NMOS晶體管MN3；

所述第一非門(mén)電路的輸入端連接到第一字線BL，所述第一與非門(mén)電路的輸入端分別連接到第一非門(mén)的輸出端、第二字線BLB和負(fù)脈沖產(chǎn)生電路的內(nèi)部時(shí)序控制信號(hào)端，所述第一與非門(mén)電路的輸出端連接到第二非門(mén)電路的輸入端，所述第二與非門(mén)電路的輸入端分別連接到第二非門(mén)電路的輸出端和使能信號(hào)端，所述第二與非門(mén)電路的輸出端連接到第三非門(mén)電路的輸入端，所述第三非門(mén)電路的輸出端連接到第四非門(mén)電路的輸入端，所述第四非門(mén)電路的輸出端分別連接到電解電容器的正極和第三NMOS晶體管MN3的柵極，所述電解電容器的負(fù)極和第三NMOS晶體管MN3的源極均連接到第一反相器的接地端，所述第三NMOS晶體管MN3的漏極接地。

所述負(fù)脈沖產(chǎn)生電路僅在寫(xiě)0時(shí)，即第二字線BLB電平為1且第一字線BL電平為0時(shí)，輸出負(fù)脈沖，以補(bǔ)償寫(xiě)入電流，此時(shí)MTJ處于反平行態(tài)；其他時(shí)刻負(fù)脈沖產(chǎn)生電路輸出為地。