1.一種基于STT-MTJ的MRAM單元控制電路，其特征在于：其包括第一字線邏輯電路、負脈沖產(chǎn)生電路、第二字線控制電路、第一反相器和第二反相器；
所述第一字線邏輯電路的輸出端連接到第一反相器的輸入端，所述第一反相器的輸出端連接到第一字線，所述第一反相器的接地端連接到負脈沖產(chǎn)生電路；
所述第二字線控制電路的輸出端連接到第二反相器的輸入端，所述第二反相器的輸出端連接到第二字線。
2.根據(jù)權利要求1所述的基于STT-MTJ的MRAM單元控制電路，其特征在于：所述第一反相器包括第一PMOS晶體管和第一NMOS晶體管；
所述第二反相器包括第二PMOS晶體管和第二NMOS晶體管。
3.根據(jù)權利要求2所述的基于STT-MTJ的MRAM單元控制電路，其特征在于：所述第一NMOS晶體管的源極連接到負脈沖產(chǎn)生電路的輸出端，所述第二NMOS晶體管的源極接地。
4.根據(jù)權利要求1所述的基于STT-MTJ的MRAM單元控制電路，其特征在于：所述負脈沖產(chǎn)生電路包括第一與非門電路、第二與非門電路、第一非門電路、第二非門電路、第三非門電路、第四非門電路、電解電容器和第三NMOS晶體管；
所述第一非門電路的輸入端連接到第一字線，所述第一與非門電路的輸入端分別連接到第一非門的輸出端、第二字線和負脈沖產(chǎn)生電路的內(nèi)部時序控制信號端，所述第一與非門電路的輸出端連接到第二非門電路的輸入端，所述第二與非門電路的輸入端分別連接到第二非門電路的輸出端和使能信號端，所述第二與非門電路的輸出端連接到第三非門電路的輸入端，所述第三非門電路的輸出端連接到第四非門電路的輸入端，所述第四非門電路的輸出端分別連接到電解電容器的正極和第三NMOS晶體管的柵極，所述電解電容器的負極和第三NMOS晶體管的源極均連接到第一反相器的接地端，所述第三NMOS晶體管的漏極接地。
5.根據(jù)權利要求1或4所述的基于STT-MTJ的MRAM單元控制電路，其特征在于：所述負脈沖產(chǎn)生電路僅在第二字線電平為1且第一字線電平為0時輸出負脈沖。