頁面可在lOTt+Tw = 13 Tt而不是10 (Tt+Tw) + 40 Tt內(nèi)被寫入，g卩，大約三次，因?yàn)楹芏囗撁婵杀粋魉筒⒃谄渌酒徽龍?zhí) 行擦除操作的時(shí)間期間被寫入（回憶起Te = 10 Tt和Tw=3Tt)。
[0045] 在另一方面中，讀操作在寫操作的誤操作期間可以是期望的。這可能是由于任何 原因，包括刷新存儲器、垃圾收集或元數(shù)據(jù)維護(hù)。本文描述的PHY具有執(zhí)行不同的命令的能 力，即使當(dāng)用于寫入的總線傳輸出現(xiàn)時(shí)。也就是說，從PHY到選定芯片的寫數(shù)據(jù)傳輸可暫 停，且命令(例如讀?。┛杀话l(fā)布到既不在接收被寫入的數(shù)據(jù)的過程中也不在塊擦除的過程 中的芯片。作為讀命令的對象的芯片具有主張的芯片使能，并接收命令。芯片可例如執(zhí)行 讀命令，同時(shí)寫數(shù)據(jù)傳輸重新開始，或讀命令被發(fā)送到另一芯片。重新開始的寫數(shù)據(jù)傳輸可 被中斷多次以發(fā)布讀命令，但最終完成最初發(fā)起的數(shù)據(jù)傳輸。寫命令可被發(fā)布到芯片，使得 裝入芯片緩沖器中的數(shù)據(jù)可被存儲到存儲器單元。
[0046] 一些閃存芯片可具有用于對存儲器單元的立即訪問的頁緩沖器和用于與數(shù)據(jù)總 線對接的數(shù)據(jù)高速緩存器。在這樣的情況下，將被寫到存儲器單元的數(shù)據(jù)可從數(shù)據(jù)高速緩 存器傳輸?shù)巾摼彌_器，數(shù)據(jù)高速緩存器可接收另一頁數(shù)據(jù)，同時(shí)前一頁數(shù)據(jù)被寫到存儲器 單元。
[0047] 當(dāng)總線不傳輸待寫入的數(shù)據(jù)（或?qū)憯?shù)據(jù)傳輸已經(jīng)被中斷）時(shí)，以前接收讀命令的芯 片可被輪詢以確定數(shù)據(jù)是已經(jīng)從存儲器單元被讀到頁緩沖器中還是在芯片數(shù)據(jù)高速緩沖 器中是可用的。這個(gè)數(shù)據(jù)可通過總線傳輸?shù)絇HY，而沒有實(shí)際讀操作的時(shí)延，因?yàn)樽x命令已 經(jīng)被執(zhí)行。雖然與Tw比較Tr是小的，但盡管如此可得到在時(shí)延中的改進(jìn)。
[0048] 本文描述的PHY的特性許可裝置的適合，裝置可以是ASIC、FPGA或其它電子電路 以便與多種閃存芯片對接，閃存芯片可使用共享總線來合并到多芯片存儲器電路中。ASIC、 FPGA等也可執(zhí)行控制器的功能，控制器可以是存儲器控制器。用來管理數(shù)據(jù)傳輸?shù)闹袛嘁?便發(fā)布二次命令并接著重新開始數(shù)據(jù)傳輸?shù)腜HY的能力許可共享總線的使用的優(yōu)化和時(shí) 延的減小。
[0049] 多個(gè)PHY接口可由共享命令總線協(xié)議控制并被布置為如圖2所示。每一個(gè)PHY接 口由圖3所示的功能模塊組成，所述功能模塊將從控制器接收的功能命令轉(zhuǎn)換成適合于被 使用的特別的NAND閃存產(chǎn)品的電信號序列。
[0050] 當(dāng)寫命令從控制器被接收到時(shí)，且一般當(dāng)數(shù)據(jù)正被編碼以供傳輸時(shí)，公共控制FSM 將所指示的PHY接口的命令結(jié)構(gòu)建造到公共控制寄存器文件中。當(dāng)寫數(shù)據(jù)緩沖器對特別的 PHY接口是完備的時(shí)，公共控制FSM主張到相關(guān)聯(lián)的PHY的直接"命令未決"信號。PHY用 "命令請求"做出響應(yīng)，且在由其它PHY的操作引起的任何仲裁之后，公共控制寄存器文件發(fā) 布被標(biāo)記有"有效、索引和目的地"代碼的PHY命令字節(jié)。
[0051] "目的地"代碼選擇特定的PHY。選定PHY接受命令結(jié)構(gòu)并執(zhí)行寫命令。PHY請求 來自當(dāng)前連接的Tx緩沖器的數(shù)據(jù)?？筛鶕?jù)PHY的數(shù)量、性能要求等來選擇將PHY連接到控 制器的特定的總線類型。在示例中，互連總線可以是時(shí)分復(fù)用（TDM)總線，且PHY只使用分 配到所接收的寫命令的TDM時(shí)隙。在寫命令期間，公共控制FSM可具有附加的命令以用于 連接到活動的PHY接口的不同的芯片。當(dāng)仍然執(zhí)行以前的寫命令(數(shù)據(jù)傳輸）時(shí)，PHY控制 器可主張"命令請求"并接收第二命令。
[0052] 第二命令被呈送到第二芯片；且根據(jù)程序邏輯和當(dāng)前狀態(tài)，當(dāng)前寫數(shù)據(jù)傳輸可被 中斷。當(dāng)寫數(shù)據(jù)傳輸被中斷時(shí)，來自Tx緩沖器的數(shù)據(jù)的在進(jìn)行中的接收停轉(zhuǎn)，且PHY接口 DQS線停止切換。PHY控制器通過主張不同的（芯片）選擇信號而將第二命令發(fā)送到被呈送 的第二芯片（也被稱為DIE)。在命令被發(fā)布之后，PHY控制器可通過撤銷第二DIE選擇線并 重新主張第一 DIE的寫DIE選擇線而重新開始數(shù)據(jù)寫數(shù)據(jù)傳輸。
[0053] 在寫命令期間，PHY控制器可通過主張 TxDataEna信號來發(fā)布Tx數(shù)據(jù)讀請求。當(dāng) PHY控制器停止寫數(shù)據(jù)傳輸時(shí)，撤銷TxDataEna信號；然而，在管線中的以前訪問的數(shù)據(jù)繼 續(xù)傳播到PHY控制器。在內(nèi)部閃存存儲器管線中的N (可以是裝置相關(guān)的參數(shù)）個(gè)樣本被 刷新之后，傳輸完全停止且PHY可調(diào)用二次命令。二次命令可以不執(zhí)行來自Tx緩沖器的數(shù) 據(jù)操作，但供應(yīng)通過公共命令總線提供操作數(shù)的命令。當(dāng)Tx緩沖器水平下降到M (可以裝 置相關(guān)的參數(shù)）個(gè)樣本之下且對當(dāng)前分組還沒有登記分組末尾（EOP)標(biāo)記時(shí)，Tx緩沖器撤 銷TxDataRdy信號。在PHY控制器中，這個(gè)事件中斷正常傳輸過程，直到TxDataRady被重 新主張為止。注意的是，PHY傳輸過程可以不立即停止，且因此待辦事項(xiàng)的M個(gè)樣本可被提 供以避免來自Tx緩沖器輸出的欠載運(yùn)行和在閃存寫接口處的無效數(shù)據(jù)。
[0054] 在讀命令期間，PHY控制器將讀總線事務(wù)發(fā)布到所指示的閃存裝置。讀后面是用 來確認(rèn)以前的命令已完成的輪詢命令。輪詢結(jié)果經(jīng)由圖3所示的公共響應(yīng)總線被發(fā)送。以 類似的方式，具有未決命令響應(yīng)的任何PHY主張"RespPending"信號。公共控制響應(yīng)仲裁 器通過主張"RespRequest"來最終選擇未決裝置。未決裝置然后將具有索引的響應(yīng)數(shù)據(jù)和 源地址代碼驅(qū)動到響應(yīng)總線上。
[0055] 當(dāng)讀數(shù)據(jù)在閃存裝置寄存器或緩沖器中是可用的時(shí)，公共控制FSM向PHY控制器 發(fā)布讀數(shù)據(jù)傳輸命令。PHY控制器發(fā)布閃存命令以訪問讀數(shù)據(jù)。數(shù)據(jù)在必要時(shí)被打包并接 著通過TDM閃存PHY Rx數(shù)據(jù)總線被發(fā)送并進(jìn)入接收方Rx緩沖器中，接收方Rx緩沖器具有 對每一個(gè)有效的數(shù)據(jù)總線項(xiàng)主張的RxDat a Valid。
[0056] 可能期望的是，有用來變更用于命令和對接到閃存存儲器裝置的管腳轉(zhuǎn)變狀態(tài)機(jī) 的能力。因?yàn)橄蛐酒峁┟詈蛿?shù)據(jù)并從芯片接收狀態(tài)和數(shù)據(jù)所需的特定波形未被標(biāo)準(zhǔn) 化，所以用來使存儲器控制器適于與這樣的裝置對接的能力是有用的。一般每一個(gè)制造商 具有可能需要被容納的在協(xié)議中的特定差異，或新的命令或可以變得可用的隱藏命令。
[0057] 在每一個(gè)PHY控制器內(nèi)可以是在初始化期間裝入的小微代碼表，允許主要應(yīng)用指 定閃存如何被訪問。這個(gè)表可在整個(gè)公共控制總線上被裝入并通過公共響應(yīng)總線被驗(yàn)證。
[0058] 微排序器引擎（μ SEQEng)執(zhí)行主要控制微代碼并提供定時(shí)器、循環(huán)和分支能力。 執(zhí)行（Exec)FSM是操縱初始化和狀態(tài)訪問以及命令解析和執(zhí)行的模塊的總控制器。命令1/ F是接口，其遵循中央命令總線協(xié)議、從主控制FSM取回命令并將所請求的狀態(tài)傳輸?shù)街骺?制 FSM0
[0059] 中央命令總線可以例如是向每一個(gè)PHY供應(yīng)包含操作碼和命令參數(shù)的一串信息 的32位接口。命令接口是邏輯，其對共享中央命令總線控制信號做出響應(yīng)以提取指向選定 PHY的命令并在能夠這么做時(shí)從選定PHY發(fā)送狀態(tài)。在圖5中示出協(xié)議流程圖的示例。當(dāng) Ctrl_phy_Cp信號被使用時(shí)，所捕獲的數(shù)據(jù)可被裝入分開的上下文中以用于寄存器和SRAM 訪問。
[0060] 當(dāng)中央控制向PHY控制器主張 crdy (命令未決)時(shí)，"rqst"狀態(tài)發(fā)布"命令請求"。 當(dāng)中央仲裁器可將命令發(fā)送到這個(gè)PHY時(shí)，"命令有效"被主張，其中可變數(shù)量的命令字中 的每一個(gè)被傳輸，且" rcvl"狀態(tài)收集2、3和4個(gè)32位命令數(shù)據(jù)字。當(dāng)"命令有效"被撤銷 時(shí)，發(fā)起到活動命令狀態(tài)"bsy"的"gotcmd"轉(zhuǎn)變。同時(shí)在"bsy"中，PHY控制器將不對任 何附加的命令做出響應(yīng)。PHY控制器可進(jìn)入數(shù)據(jù)傳輸狀態(tài)并主張狀態(tài)信號，該狀態(tài)信號允許 轉(zhuǎn)變到"bsy_irq"狀態(tài)；且從這個(gè)狀態(tài)，為了防止阻礙長時(shí)延命令的線端擁塞，PHY控制器 可接受新命令以訪問存儲器封裝中的不同裝置。如果另一命令從中央控制未決，則"rqst2" 狀態(tài)被進(jìn)入以從中央總線接受第二命令上下文。第二命令上下文(輔助上下文)的到達(dá)設(shè)置 對微排序器的IRQ請求。主要微排序器程序?qū)⒁呀?jīng)指示用來停止當(dāng)前上下文的能力，并將 轉(zhuǎn)變到空閑循環(huán)，使得新命令可被執(zhí)行。在第二命令正在運(yùn)行的同時(shí)，可以沒有中斷，直到 其執(zhí)行完成為止。
[0061] 在二次命令已經(jīng)完成之后，原始命令將重新開始；且根據(jù)數(shù)據(jù)傳輸操作的大小，命 令可以在不可中斷狀態(tài)中附加的次數(shù)。輔助命令一般用于將讀發(fā)布到閃存并從閃存得到狀 態(tài)以支持來自PFC的輪詢操作。讀命令導(dǎo)致數(shù)據(jù)被傳輸?shù)叫酒彌_器，且分開的命令發(fā)起 從芯片到PHY的數(shù)據(jù)傳輸。
[0062] 命令接口可在任何時(shí)間保持兩個(gè)并發(fā)命令上下文；主要和輔助。輔助上下文可在 返回到主要上下文之前被丟棄。
[0063] 由PFC發(fā)布的命令均由地址指定。微排序器在分支指令使程序執(zhí)行重新定向到必 要的微代碼時(shí)的地址處執(zhí)行。通過使用跳轉(zhuǎn)表方法