半導(dǎo)體芯片、包括其的層疊芯片及其測試方法
【專利說明】半導(dǎo)體芯片、包括其的層疊芯片及其測試方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2013年12月23日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2013-0161587的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
[0003]各種實(shí)施例涉及半導(dǎo)體芯片、包括其的層疊芯片及其測試方法，更具體而言，涉及測試層疊芯片中的凸塊的故障的技術(shù)。
【背景技術(shù)】
[0004]隨著電子行業(yè)發(fā)展的快速進(jìn)展，用戶需要重量輕、比例縮小、高速操作、多功能以及高性能。根據(jù)這種需求研發(fā)的電子產(chǎn)品裝配技術(shù)之一是芯片級封裝或芯片尺寸封裝。
[0005]芯片級封裝可以顯著地減小半導(dǎo)體或者片上系統(tǒng)封裝體的厚度或尺寸。在對芯片級封裝的半導(dǎo)體器件或片上系統(tǒng)進(jìn)行層疊的情況下，可以設(shè)置微凸塊以易于在層疊芯片之間物理接觸。
[0006]在傳統(tǒng)的存儲器件中，輸入/輸出緩沖器與接合焊盤直接電耦接。也就是說，在進(jìn)行接合的芯片中，經(jīng)由接合焊盤來執(zhí)行晶片測試。因此，通過在進(jìn)行導(dǎo)線接合之前經(jīng)由接合焊盤直接執(zhí)行探針測試，可以測試輸入/輸出緩沖器的輸入泄漏電流。具體地，在各種測試項(xiàng)目之中可以直接執(zhí)行經(jīng)由接合焊盤的用于輸入泄漏電流的測試。
[0007]由于研發(fā)了層疊存儲器，所以要被直接層疊在片上系統(tǒng)上的存儲器具有如下的結(jié)構(gòu):不經(jīng)由導(dǎo)線接合，而經(jīng)由微凸塊與底部的片上系統(tǒng)電耦接。
[0008]在具有這種結(jié)構(gòu)的存儲器中，因?yàn)檩斎?輸出緩沖器與微凸塊電耦接，所以不能通過直接與微凸塊接觸來執(zhí)行探針測試。換言之，在使用TSV (穿通硅通孔)和微凸塊焊盤的存儲器作為新型存儲器時，不能通過直接探測微凸塊來執(zhí)行測試。
[0009]即使直接對微凸塊執(zhí)行探針測試，在測試之后受污染的微凸塊也不太可能在層疊片上系統(tǒng)時電耦接得好。即，在直接探測微凸塊的情況下，微凸塊的形狀可能由于探針引腳的沖擊而改變。
[0010]根據(jù)這個事實(shí)，在使用測試之后受污染的凸塊來進(jìn)行層疊時，可能發(fā)生諸如開路或短路的各種故障。因此，如果在凸塊中或者在與凸塊電耦接的輸入/輸出緩沖器中出現(xiàn)泄漏電流，則不易發(fā)現(xiàn)泄漏電流。

【發(fā)明內(nèi)容】

[0011]本文描述了一種用于在不直接探測經(jīng)由凸塊電耦接的層疊芯片中的凸塊的情況下測試凸塊的故障的技術(shù)。
[0012]在本公開的一個實(shí)施例中，一種半導(dǎo)體芯片包括:輸入焊盤和輸出焊盤，形成在半導(dǎo)體芯片上；至少一個凸塊，形成在半導(dǎo)體芯片上；以及測試掃描鏈，被配置成將從輸入焊盤施加的數(shù)據(jù)輸出至與凸塊電耦接的節(jié)點(diǎn)、通過將節(jié)點(diǎn)浮置預(yù)定的時間來儲存與節(jié)點(diǎn)的電容相對應(yīng)的數(shù)據(jù)、以及將與儲存的電容相對應(yīng)的數(shù)據(jù)輸出至輸出焊盤。
[0013]在本公開的一個實(shí)施例中，一種層疊芯片包括:第一芯片；第二芯片，層疊在第一芯片之上；輸入焊盤和輸出焊盤，形成在第二芯片上；至少一個凸塊，被配置成將第一芯片和第二芯片彼此電耦接；以及測試掃描鏈，被配置成將從輸入焊盤施加的數(shù)據(jù)輸出至與凸塊電耦接的節(jié)點(diǎn)、通過將節(jié)點(diǎn)浮置預(yù)定的時間來儲存與節(jié)點(diǎn)的電容相對應(yīng)的數(shù)據(jù)、以及將與儲存的電容相對應(yīng)的數(shù)據(jù)輸出至輸出焊盤。
[0014]在本公開的一個實(shí)施例中，一種層疊芯片包括:第一芯片；第二芯片，層疊在第一芯片之上；多個凸塊，被配置成將第一芯片和第二芯片彼此電耦接；以及測試掃描鏈，被配置成將經(jīng)由輸入凸塊從第一芯片施加的數(shù)據(jù)輸出至與所述多個凸塊電耦接的節(jié)點(diǎn)、將節(jié)點(diǎn)浮置預(yù)定的時間、儲存與節(jié)點(diǎn)的電容相對應(yīng)的數(shù)據(jù)、以及將儲存的與電容相對應(yīng)的數(shù)據(jù)經(jīng)由輸出凸塊輸出至第一芯片。
[0015]在本公開的一個實(shí)施例中，一種層疊芯片包括:第一芯片；第二芯片，層疊在第一芯片之上；多個凸塊，被配置成將第一芯片和第二芯片彼此電耦接；以及測試掃描鏈，被配置成將經(jīng)由所述多個凸塊從第一芯片施加的數(shù)據(jù)并行地輸出至形成在第二芯片中的節(jié)點(diǎn)、將節(jié)點(diǎn)浮置預(yù)定的時間、儲存與節(jié)點(diǎn)的電容相對應(yīng)的數(shù)據(jù)、以及將儲存的與電容相對應(yīng)的數(shù)據(jù)經(jīng)由所述多個凸塊并行輸出至第一芯片。
[0016]在本公開的一個實(shí)施例中，一種測試層疊芯片的方法包括以下步驟:將經(jīng)由輸入焊盤施加的數(shù)據(jù)儲存在相應(yīng)的儲存單元中；當(dāng)對應(yīng)于選擇信號而導(dǎo)通相應(yīng)的輸出緩沖器時，將儲存在相應(yīng)的儲存單元中的數(shù)據(jù)輸出至與凸塊電耦接的節(jié)點(diǎn)；當(dāng)對應(yīng)于選擇信號而關(guān)斷驅(qū)動緩沖器時將節(jié)點(diǎn)浮置，以及以預(yù)定的時間將與電容相對應(yīng)的數(shù)據(jù)充入節(jié)點(diǎn)；對應(yīng)于控制時鐘而將充入節(jié)點(diǎn)的、與電容相對應(yīng)的數(shù)據(jù)輸出至相應(yīng)的儲存單元；以及經(jīng)由輸出節(jié)點(diǎn)輸出儲存在相應(yīng)的儲存單元中的數(shù)據(jù)。
【附圖說明】
[0017]結(jié)合附圖描述本發(fā)明的特點(diǎn)、方面和實(shí)施例，其中:
[0018]圖1是根據(jù)本公開的一個實(shí)施例的半導(dǎo)體芯片的配置圖；
[0019]圖2是解釋用于測試根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片的方法的時序圖；
[0020]圖3是概念性地解釋圖2中的時序圖的圖；
[0021]圖4是根據(jù)本公開的一個實(shí)施例的層疊芯片的配置圖；
[0022]圖5是解釋圖4的實(shí)施例中的層疊芯片測試方法的圖；
[0023]圖6是解釋用于測試圖5中的層疊芯片的方法的時序圖；
[0024]圖7是根據(jù)本公開的一個實(shí)施例的層疊芯片的配置圖；以及
[0025]圖8是根據(jù)本公開的一個實(shí)施例的層疊芯片的配置圖。
【具體實(shí)施方式】
[0026]在下文中，將參照附圖經(jīng)由各種實(shí)施例的實(shí)例來描述根據(jù)本公開的半導(dǎo)體芯片、包括其的層疊芯片及其測試方法。照此，除非另有說明，否則相同的附圖標(biāo)記或字符在說明書和附圖中表示相同的元件。
[0027]圖1是根據(jù)本公開的一個實(shí)施例的半導(dǎo)體芯片的配置圖。
[0028]根據(jù)本公開的一個實(shí)施例的半導(dǎo)體芯片200包括:多個焊盤Pl至P6、緩沖器220和270、驅(qū)動緩沖器230和250、儲存單元240和260、以及控制單元280。
[0029]根據(jù)本公開的實(shí)施例的半導(dǎo)體芯片200可以通過與凸塊電耦接的穿通硅通孔(TSV)而被電耦接。盡管例如在本公開的實(shí)施例中描述了半導(dǎo)體芯片200不包括TSV，但是應(yīng)當(dāng)注意的是，本公開不局限于此，半導(dǎo)體芯片200可以包括TSV。
[0030]凸塊210可以是半導(dǎo)體芯片200中的用于在不同芯片之間傳送命令和地址(CA)的凸塊。凸塊211可以是半導(dǎo)體芯片200中的用于在不同芯片之間傳送數(shù)據(jù)(DQ)的凸塊。
[0031]盡管在本公開的實(shí)施例中描述了凸塊210和211的數(shù)目為二個，但是應(yīng)當(dāng)注意的是，本公開的實(shí)施例不局限于此，每個芯片可以包括多個凸塊。
[0032]凸塊210和211決定不同芯片之間的連接性。微凸塊210和211的連接性被視為確定半導(dǎo)體芯片200中發(fā)生故障的重要因素。因此，需要用于檢測微凸塊210和211的連接性故障的方法。
[0033]作為用于測試微凸塊210和211的故障的方法，可以使用邊界掃描測試(BST)。在邊界掃描測試中，測試微凸塊210和211是否與相應(yīng)的器件電耦接。
[0034]為此，半導(dǎo)體芯片200包括:多個焊盤Pl至P6、緩沖器220和270、驅(qū)動緩沖器230和250、儲存單元240和260、以及控制單元280。半導(dǎo)體芯片200被分配有所述多個焊盤Pl至P6，經(jīng)由所述多個焊盤Pl至P6輸入和輸出相應(yīng)的信號以執(zhí)行邊界掃描測試。
[0035]驅(qū)動緩沖器230、儲存單元240、驅(qū)動緩沖器250以及儲存單元260組成測試掃描鏈TSC。在測試掃描鏈TSC中，串聯(lián)電耦接的驅(qū)動緩沖器230、儲存單元240、驅(qū)動緩沖器250以及儲存單元260為連續(xù)地電耦接。
[0036]盡管例如在本公開的實(shí)施例中描述了測試掃描鏈TSC由兩個驅(qū)動緩沖器230和250以及兩個儲存單元240和260組成，但是應(yīng)當(dāng)注意的是，本公開的實(shí)施例不局限于此，測試掃描鏈TSC可以包括交替地串聯(lián)電耦接的多個驅(qū)動緩沖器和多個儲存單元。
[0037]焊盤Pl是輸入有掃描芯片選擇信號SCS_n的焊盤。焊盤P2是輸入有用于將測試掃描鏈TSC使能的掃描使能信號SEN的焊盤。焊盤P3是輸入有用于選擇測試掃描鏈TSC的操作模式的掃描移位信號SSH的焊盤。焊盤P4是輸入有掃描時鐘SCK的焊盤。
[0038]焊盤P5是輸入有掃描輸入信號SDI的輸入焊盤。焊盤P6是用于輸出掃描輸出信號SDO的輸出焊盤。由于不能直接對微凸塊210和211執(zhí)行探針測試，所以提供焊盤P5和P6以允許輸入和輸出數(shù)據(jù)。盡管例如在本公開的實(shí)施例中描述了輸入焊盤P5和輸出焊盤P6分別輸入和輸出串行數(shù)據(jù)，但是應(yīng)當(dāng)注意的是，本公開的實(shí)施例不局限于此。
[0039]控制單元280被