2Kbyte到64Kbyte變動(dòng)的陣列尺寸無關(guān)。實(shí)施例提供了模塊化的設(shè)計(jì)，模塊化的設(shè)計(jì)適合于SRAM編譯器，SRAM編譯器可以易于生成例如從256到8192深度乘以4Byte數(shù)據(jù)帶寬SRAM。
[0055]圖8是具有工作在與SRAM陣列不同的電源上的感測(cè)放大器數(shù)據(jù)輸出驅(qū)動(dòng)器的SRAM陣列架構(gòu)800。應(yīng)指出，圖8的具有與任何其它附圖的元件相同的附圖標(biāo)記(或名稱)的那些元件可以以與所述方式類似的任何方式來操作或運(yùn)行，但不限于此。
[0056]架構(gòu)800包括SRAM位單元陣列801 (例如，301a_b和/或401a_d)、具有位線預(yù)充電單元的列復(fù)用器802 (例如，303a-b和/或403a_d)、感測(cè)放大器803 (例如，304和/或404)以及感測(cè)放大器輸出數(shù)據(jù)鎖存器804 (例如，304和404的部分)。SRAM位單元陣列801 (例如，301a-b和/或401a-d)、具有位線預(yù)充電單元的列復(fù)用器802 (例如，303a_b和/或403a-d)、感測(cè)放大器803 (例如，304和/或404)工作在VccSram 805電壓域上，而感測(cè)放大器輸出數(shù)據(jù)鎖存器804 (例如，304和404的部分)工作在與VccSram電源電壓域不同的Vnn (例如，VccSOC)電源806電壓域上。
[0057]在蜂窩電話、平板電腦、微型服務(wù)器和上網(wǎng)本市場(chǎng)空間中，SOC設(shè)計(jì)變得越來越令人期望且具有競(jìng)爭(zhēng)性。然而，由于芯片上的多個(gè)功能單元的復(fù)雜性以及功率相對(duì)于性能的挑戰(zhàn)性的折衷，全局VccSOC電源軌(也被稱為Vnn)電壓在不同SOC設(shè)計(jì)之間變化極大。而且，Vnn 806電壓目標(biāo)可以在生產(chǎn)壽命周期中繼續(xù)改變。SOC的SRAM可以具有專用電源軌(VccSram)，以確保滿足可靠性和Vccmin要求。術(shù)語“Vccmin”通常指代SRAM保持其數(shù)據(jù)的最小操作電壓。因?yàn)閂nn軌電壓典型地過低(由于SOC低功率要求)而不能滿足SRAMVccmin要求，所以使用了專用軌VccSram。術(shù)語“VccSram”和“Vcc”可互換地使用，并且表示相同的電壓，除非另有指明。
[0058]圖1中示出了 SOC設(shè)計(jì)中使用的6T SRAM的例子。傳統(tǒng)的感測(cè)放大器輸出數(shù)據(jù)鎖存器804工作在低于VccSram軌805的Vnn 806上。在SRAM讀取操作期間，輸出數(shù)據(jù)向下電平移位到處理器的其余部分使用的Vnn域806。SRAM架構(gòu)800示出了讀取過程，其中，位線被選擇用于讀取，多路復(fù)用到rddata線，其中，感測(cè)放大器803隨后在saout上將I或O狀態(tài)輸出到感測(cè)放大器輸出數(shù)據(jù)鎖存器804。數(shù)據(jù)隨后電平移位到dout上的Vnn域。
[0059]圖9是具有感測(cè)放大器數(shù)據(jù)輸出驅(qū)動(dòng)器和鎖存器的電路900。電路900包括耦合到輸出驅(qū)動(dòng)器902的鎖存器901，其中，鎖存器901工作在VccSram805上，而輸出驅(qū)動(dòng)器902工作在Vnn 806上。鎖存器901包括反相器、傳輸門903和保持器(ke印er)904。電路900中的信號(hào)saout_b用于將適當(dāng)?shù)臄?shù)據(jù)承載到驅(qū)動(dòng)器902，驅(qū)動(dòng)器902包括在Vnn域806上的NAND門和輸出反相器。輸出驅(qū)動(dòng)器902生成SRAM數(shù)據(jù)輸出dout。電路900使用saclk_b (輸出鎖存時(shí)鐘)信號(hào)在saclk_b的上升沿鎖存saout_b。電路900在傳輸門903的輸出還使用保持器904來在鎖存時(shí)鐘關(guān)閉時(shí)保持保留的鎖存值。輸出可以被防火墻保護(hù)(由fwen信號(hào))，以防止當(dāng)在電源門控(低功率)操作期間VccSram崩潰(即，減小)但Vnn仍開啟且在相同的電平時(shí)，在電壓域(806和805)之間的短路電流。在一個(gè)實(shí)施例中，防火墻用于電源關(guān)閉和電源門控模式，并且可以與寫入輔助不相關(guān)。
[0060]因?yàn)楫?dāng)Vnn大于VccSram電壓時(shí)讀取操作失敗，所以902的NAND邏輯門和反相器可能不是魯棒的電平移位器設(shè)計(jì)。例如，當(dāng)具有SRAM陣列(和架構(gòu))的處理器工作在突發(fā)模式(或加速模式)上時(shí)，Vnn會(huì)高于VccSram很多。然而，當(dāng)Vnn上升到VccSram以上時(shí)，因?yàn)檩敵鲵?qū)動(dòng)器902會(huì)不能適當(dāng)?shù)毓ぷ?，所以電?00會(huì)不能適當(dāng)?shù)毓ぷ鳌＠?，在VccSram上的IR電壓跌落(例如，VccSram可以從1.05v下降到0.94v)和Vnn上的尖峰(例如，Vnn可以上升到1.25v)的期間，由于輸出驅(qū)動(dòng)器902，在電路900中會(huì)出現(xiàn)功能故障。
[0061]圖10是根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的具有用以代替圖9的感測(cè)放大器數(shù)據(jù)輸出驅(qū)動(dòng)器和鎖存器900的集成鎖存器的雙輸入電平移位器1000。應(yīng)指出，圖10的具有與任何其它附圖的元件相同的附圖標(biāo)記(或名稱)的那些元件可以以與所述方式類似的任何方式來操作或運(yùn)行，但不限于此。圖10的實(shí)施例提供對(duì)SRAM數(shù)據(jù)輸出dout的解決方案，使得其在寬范圍的SOC Vnn電壓目標(biāo)上是可靠的。
[0062]在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括雙輸入端口saout_b和saout、電源Vnn、可選的防火墻使能信號(hào)端口 fwen、輸出端口 dout、p型器件Msaopb> Msaop> Mfwl、MkpO 和 Mkp2、η 型器件 Mkpl、Mkp3、MfwO> Mfw2、Msaonb 和 Msaon，驅(qū)動(dòng)nO作為dout的反相器或緩沖器。在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括:第一電源(Vnn)，第一電源(Vnn)用以為電平移位器的多個(gè)晶體管供電，包括P 型器件 Msaopb、Msaop> Mfwl、MkpO 和 Mkp2 ；n 型器件 Mkpl、Mkp3、MfwO> Mfw2、Msaonb 和Msaon ;以及驅(qū)動(dòng)n0作為dout的反相器或緩沖器。
[0063]在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括第一輸入節(jié)點(diǎn)，所述第一輸入節(jié)點(diǎn)用以接收由工作在第二電源(VccSram)上的電路生成的第一信號(hào)(saout_b)，第二電源與第一電源(Vnn)不同。在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括用以接收第一信號(hào)(saout_b)的第一 η型晶體管(Msaonb)。在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括用以接收第二信號(hào)(saout)的第二輸入節(jié)點(diǎn)，其是第一信號(hào)(saout_b)的反相，第二信號(hào)由電路(其工作在SramVcc上)生成。在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括用以接收第二信號(hào)(saout)的第二 η型晶體管(Msaon)，第一 η型晶體管和第二 η型晶體管具有交叉親合到多個(gè)晶體管中的一些晶體管的漏極端子。
[0064]例如，Msaonb (第一 η型晶體管)的漏極端子親合到MfwO、Mkpl、MkpO、Mkp2、Mkp3和生成dout_b的輸出反相器。Msaon(第二 η型晶體管)的漏極端子親合到Mfwl、Mkp2、Mkp3、Mkpl和MkpO器件。在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括用以根據(jù)第一信號(hào)和第二信號(hào)(saout_b和saout)生成輸出dout信號(hào)的輸出節(jié)點(diǎn)dout。與電路900不同，具有集成鎖存器的雙輸入電平移位器1000是異步的。在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000獨(dú)立于時(shí)鐘信號(hào)。
[0065]在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000還包括耦合到多個(gè)晶體管中的一些晶體管(例如，Mfwl、Mfw2和用以生成fwen_b的反相器)的第三輸入節(jié)點(diǎn)(fwen)。在一個(gè)實(shí)施例中，第三輸入節(jié)點(diǎn)接收第三信號(hào)(fwen信號(hào))，以生成確定性輸出。例如，當(dāng)fwen信號(hào)為邏輯高時(shí)，Mfw2導(dǎo)通，以將虛地提供給Msaon源極端子，fwen_b是邏輯低，其截止MfwO，并且Mfwl也是截止的。當(dāng)fwen_b為邏輯低時(shí)，Mfwl導(dǎo)通，以將節(jié)點(diǎn)nl拉高(即，Vnn電平)，其導(dǎo)通Mkpl，使得節(jié)點(diǎn)n0轉(zhuǎn)低，這導(dǎo)通Mkp2。邏輯低n0使得輸出緩沖器生成邏輯低dout信號(hào)。
[0066]在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000包括用以根據(jù)第一信號(hào)(saout_b)和第二(saout)信號(hào)或第三(fwen)信號(hào)生成輸出信號(hào)(dout信號(hào))的輸出節(jié)點(diǎn)(dout)。在一個(gè)實(shí)施例中，雙輸入電平移位器1000的多個(gè)晶體管中的一些晶體管起鎖存器的作用。在一個(gè)實(shí)施例中，當(dāng)?shù)诙娫?SramVcc)高于或低于第一電源(Vnn)時(shí)，具有集成鎖存器的雙輸入電平移位器1000適當(dāng)?shù)夭僮鳌?br>[0067]在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000代替電路900并且支持雙軌設(shè)計(jì)(即，VccSram和Vnn)。在此實(shí)施例中，saout和saout_b輸入在來自感測(cè)放大器電路(例如，圖8的803)的VccSram電壓域上。在一個(gè)實(shí)施例中，具有集成鎖存器的雙輸入電平移位器1000的剩余部分在Vnn域上。在一個(gè)實(shí)施例中，Msaon、Msaonb> Msaop和Msaopb器件設(shè)定節(jié)點(diǎn)nl和n0上的狀態(tài)。在一個(gè)實(shí)施例中，MkpO_Mkp3器件充當(dāng)用于n0和nl節(jié)點(diǎn)的保持器。在一個(gè)實(shí)施例中，通過使用MfVO、Mfwl和MfV2器件來實(shí)現(xiàn)防火墻模式操作(當(dāng)fwen = O時(shí))。在一個(gè)實(shí)施例中，防火墻模式操作確保了當(dāng)fwen = O時(shí)，dout為“O”(g卩，dout上的確定性輸出)。
[0068]圖10的實(shí)施例具有集成鎖存器，并且因而不再需要鎖存器902及其相關(guān)聯(lián)的時(shí)鐘，因?yàn)閟aout和saout_b信號(hào)已經(jīng)由在前的感測(cè)放大器電路自身中的感測(cè)放大器使能時(shí)鐘證明合格，。在一個(gè)實(shí)施例中，因?yàn)閟aout和saout_b已經(jīng)是感測(cè)放大器電路自身中的感測(cè)放大器使能時(shí)鐘的函數(shù)，并且在讀取操作之前都預(yù)充電到低，所以具有集成鎖存器的雙輸入電平移位器1000就無需saclk_b (例如:參見圖9的901)。
[0069]圖10的實(shí)施例中存在許多非窮舉性(非限制性)技術(shù)效果。圖10的實(shí)施例是魯棒的方案，該魯棒的方案用于在SOC電源軌的挑戰(zhàn)性范圍上輸出針對(duì)SRAM(以及其它存儲(chǔ)器設(shè)計(jì))的讀取數(shù)據(jù)。例如，SOC電源軌可以典型地在0.5V-1.3V變化，并且VccSram軌在
0.7V-1.3V的范圍變動(dòng)。圖10的實(shí)施例提供了輸出數(shù)據(jù)的魯棒的電平移位操作。例如，雙軌電平移位器100可以將數(shù)據(jù)從VccSram電平移位到SOC電源域Vnn的寬范圍。圖10的實(shí)施例減小了電路900的復(fù)雜性。例如，無需輸出鎖存時(shí)鐘來以雙軌電平移位器100安全地鎖存輸出讀取數(shù)據(jù)。在一個(gè)實(shí)施例中，雙軌電平移位器1000利用預(yù)充電的兩個(gè)感測(cè)放大器輸出(saout_b和saout)來鎖存輸出數(shù)據(jù)自身。雙軌電平移位器1000在面積上是高效的，因?yàn)槠湟宰钚〉木w管數(shù)量在自身中包括電平移位器、防火墻邏輯和鎖存器。
[0070]盡管圖10的實(shí)施例示出為用在存儲(chǔ)器架構(gòu)中，以代替圖9的實(shí)施例，但是具有集成鎖存器的雙輸入電平移位器1000可以用在需要將信號(hào)從一個(gè)電源域電平移位到另一個(gè)電源域的任何電路中。例如，雙輸入電平移位器可以用在輸入-輸出(I/o)緩沖器、時(shí)鐘架構(gòu)等中。
[0071]圖1lA-B是根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的與圖10的具有集成鎖存器的雙輸入電平移位器相關(guān)聯(lián)的時(shí)序圖1100和1120。應(yīng)指出，圖1lA-B的具有與任何其它附圖的元件相同的附圖標(biāo)記(或名稱)的那些元件可以以與所述方式類似的任何方式來操作或運(yùn)行，但不限于此。
[0072]圖1IA示出了當(dāng)saout具有脈沖且saout_b為邏輯低時(shí)的情況，而圖1IB示出了當(dāng)saout_b具有脈沖且saout為邏輯低時(shí)的情況。示出了節(jié)點(diǎn)nl、n0和dout上的信號(hào)轉(zhuǎn)變。在SRAM設(shè)計(jì)的典型的讀取操作期間，字線被確定為高，并且典型地由SRAM參考時(shí)鐘(高或低)來觸發(fā)。感測(cè)放大器隨后感測(cè)在用于使能的行的位線之間的差別，并且隨后感測(cè)放大器輸出saout或saout_b高以觸發(fā)適當(dāng)?shù)膁out狀態(tài)。
[0073]圖12是根據(jù)本公開內(nèi)容的一個(gè)實(shí)施例的用于減小動(dòng)態(tài)功率和峰值電流的雙軌寫入輔助電路1200。應(yīng)指出，圖12的具有與任何其它附圖的元件相同的附圖標(biāo)記(或名稱)的那些元件可以以與所述方式類似的任何方式來操作或運(yùn)行，但不限于此。
[0074]如參考圖1所述的，為了克服在存在器件變化的情況下的寫入操作故障，當(dāng)前用于輔助寫入操作的方法是在寫入操作期間降低存儲(chǔ)器單元SramVcc。進(jìn)行降低SramVcc，以減小存儲(chǔ)器單元100內(nèi)部的MdnO和Mdnl器件的戰(zhàn)斗力(fighting strength)。圖2中示出了寫入輔助電路(WRA)的例子。通過激活Mcollapse η型器件來降低SramVcc軌?？梢酝ㄟ^激活Mpbias0-Mpbias2器件來編程SramVcc的崩潰(或減小)的速度和水平。圖2的寫入輔助電路消耗了額外的功率。額外的功率主要由通過Mpbias0-Mpbias2器件和Mcollapse器件的暫時(shí)短路而引起。
[0075]盡管用于如L2 (2