移位寄存器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及移位寄存器，特別是涉及適合在顯示裝置的驅(qū)動電路等中使用的移位寄存器。
【背景技術(shù)】
[0002]有源矩陣型的顯示裝置以行單位選擇呈二維狀配置的像素電路，將與顯示數(shù)據(jù)相應(yīng)的電壓寫入到所選擇的像素電路中，由此顯示圖像。為了以行單位選擇像素電路，作為掃描線驅(qū)動電路，使用基于時(shí)鐘信號依次將輸出信號移位的移位寄存器。另外，在進(jìn)行點(diǎn)順序驅(qū)動的顯示裝置中，在數(shù)據(jù)線驅(qū)動電路的內(nèi)部設(shè)置有同樣的移位寄存器。
[0003]在液晶顯示裝置等中，使用用于形成像素電路內(nèi)的TFT(Thin Film Transistor:薄膜晶體管)的制造工藝，將像素電路的驅(qū)動電路與像素電路形成為一體。在這種情況下，為了削減制造成本，優(yōu)選用與TFT相同的導(dǎo)電型的晶體管形成包含移位寄存器的驅(qū)動電路。
[0004]對于移位寄存器，根據(jù)現(xiàn)有技術(shù)提案有多種電路。圖61是表示專利文獻(xiàn)I中記載的移位寄存器的結(jié)構(gòu)的框圖。圖61所示的移位寄存器，通過將圖62所示的單位電路91多級連接而構(gòu)成，按照圖63所示的時(shí)序圖動作。在該移位寄存器中，采用自舉(bootstrap)方式。以下將晶體管的閾值電壓設(shè)為Vth，將高電平電位設(shè)為VDD。
[0005]對單位電路91供給前級的單位電路91的輸出信號OUT (或開始脈沖ST)作為輸入信號IN。當(dāng)輸入信號IN為高電平時(shí)，晶體管Q2導(dǎo)通，節(jié)點(diǎn)NI的電位上升至(VDD — Vth)。接著，當(dāng)時(shí)鐘信號CK從低電平變?yōu)楦唠娖綍r(shí)，因晶體管Ql的柵極一溝道間的電容和電容Cl，節(jié)點(diǎn)NI的電位被上頂而上升至(VDD - Vth+ α )(其中，α與時(shí)鐘信號CK的振幅大致相當(dāng))。通常VDD - Vth+ a > VDD+Vth成立，所以當(dāng)時(shí)鐘信號CK通過晶體管Ql時(shí)，時(shí)鐘信號CK的高電平電位只降低晶體管Ql的閾值電壓的量。因此，能夠?qū)]有閾值回落的高電平電位VDD作為輸出信號OUT輸出。另外，在輸出信號OUT的高電平期間，晶體管Ql的柵極一源極間的電壓為(VDD — Vth+α) — VDD= α — Vth。通過對晶體管Ql的柵極端子供給比時(shí)鐘信號CK的高電平電位充分高的電位，能夠減小輸出信號OUT的變?nèi)酢?br>[0006]現(xiàn)有技術(shù)文獻(xiàn)
[0007]專利文獻(xiàn)
[0008]專利文獻(xiàn)1:國際公開第2009/34750號

【發(fā)明內(nèi)容】

[0009]發(fā)明要解決的技術(shù)問題
[0010]但是，在上述現(xiàn)有的移位寄存器中，當(dāng)晶體管的閾值電壓高時(shí)會產(chǎn)生以下問題。晶體管的閾值電壓，存在因制造偏差而原本就高的情況和因溫度變化、晶體管的劣化而變高的情況。在閾值電壓Vth高的情況下，晶體管Q2的導(dǎo)通電流減少，所以在輸入信號IN的高電平期間內(nèi)存在節(jié)點(diǎn)NI的電位沒到達(dá)(VDD - Vth)的情況。例如在輸入信號IN變?yōu)榈碗娖降臅r(shí)刻，節(jié)點(diǎn)NI的電位為(VDD - Vth - β )(其中β > O)的情況下，在輸出信號OUT的高電平期間，晶體管Ql的柵極一源極間的電壓為(VDD - Vth - β + α ) - VDD = α -Vth — β。晶體管Ql的柵極電位越接近時(shí)鐘信號CK的高電平電位，輸出信號OUT的變?nèi)踉酱蟆Ａ硗?，?dāng)晶體管的劣化進(jìn)行，β進(jìn)一步變大時(shí)，存在VDD — Vth — β + α < VDD+Vth成立的情況。在這種情況下，輸出信號OUT的電位低于VDD，所以存在移位寄存器誤動作的情況。
[0011]因此，本發(fā)明的目的在于提供一種對晶體管的閾值電壓的變動有大的動作裕度(動作范圍，operat1n margin)的移位寄存器。
[0012]用于解決問題的方法
[0013]本發(fā)明的第一方面為具有將多個(gè)單位電路多級連接的結(jié)構(gòu)的移位寄存器，其特征在于:
[0014]上述單位電路包括:
[0015]輸出晶體管，該輸出晶體管的第一導(dǎo)通端子與用于輸入時(shí)鐘信號的時(shí)鐘端子連接，該輸出晶體管的第二導(dǎo)通端子與用于輸出上述時(shí)鐘信號的輸出端子連接；
[0016]輸出對上述輸出晶體管的控制端子供給的導(dǎo)通電位的導(dǎo)通電位輸出部；
[0017]置位晶體管，該置位晶體管的第一導(dǎo)通端子被供給上述導(dǎo)通電位輸出部的輸出，該置位晶體管的第二導(dǎo)通端子與上述輸出晶體管的控制端子連接；和
[0018]置位控制部，其對上述置位晶體管的控制端子切換地施加導(dǎo)通電位與截止電位，
[0019]上述置位控制部在上述輸出晶體管的控制端子被供給導(dǎo)通電位的期間的一部分，將上述置位晶體管的控制端子控制為浮置狀態(tài)。
[0020]本發(fā)明的第二方面為具有將多個(gè)單位電路多級連接的結(jié)構(gòu)的移位寄存器，其特征在于:
[0021]上述單位電路包括:
[0022]輸出晶體管，該輸出晶體管的第一導(dǎo)通端子與用于輸入時(shí)鐘信號的時(shí)鐘端子連接，該輸出晶體管的第二導(dǎo)通端子與用于輸出上述時(shí)鐘信號的輸出端子連接；
[0023]耐壓用晶體管，該耐壓用晶體管的第一導(dǎo)通端子與第一節(jié)點(diǎn)連接，該耐壓用晶體管的第二導(dǎo)通端子與上述輸出晶體管的控制端子連接，該耐壓用晶體管的控制端子被固定地施加導(dǎo)通電位；
[0024]輸出對上述第一節(jié)點(diǎn)供給的導(dǎo)通電位的導(dǎo)通電位輸出部；
[0025]置位晶體管，該置位晶體管的第一導(dǎo)通端子被供給上述導(dǎo)通電位輸出部的輸出，該置位晶體管的第二導(dǎo)通端子與上述第一節(jié)點(diǎn)連接；和
[0026]置位控制部，其對上述置位晶體管的控制端子切換地施加導(dǎo)通電位與截止電位，
[0027]上述置位控制部在上述第一節(jié)點(diǎn)被供給導(dǎo)通電位的期間的一部分，將上述置位晶體管的控制端子控制為浮置狀態(tài)。
[0028]本發(fā)明的第三方面，在本發(fā)明的第一或第二方面中，特征在于:
[0029]上述導(dǎo)通電位輸出部輸出針對上述單位電路的輸入信號，
[0030]上述置位控制部包括第一導(dǎo)通端子被供給第二時(shí)鐘信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接，控制端子被固定地施加導(dǎo)通電位的晶體管。
[0031]本發(fā)明的第四方面，在本發(fā)明的第一或第二方面中，特征在于:
[0032]上述導(dǎo)通電位輸出部輸出針對上述單位電路的輸入信號，
[0033]上述置位控制部包括第一導(dǎo)通端子被供給上述輸入信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接，控制端子被固定地施加導(dǎo)通電位的晶體管。
[0034]本發(fā)明的第五方面，在本發(fā)明的第一或第二方面中，特征在于:
[0035]上述導(dǎo)通電位輸出部固定地輸出導(dǎo)通電位，
[0036]上述置位控制部包括第一導(dǎo)通端子被供給針對上述單位電路的輸入信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接，控制端子被固定地施加導(dǎo)通電位的晶體管。
[0037]本發(fā)明的第六方面，在本發(fā)明的第一或第二方面中，特征在于:
[0038]上述導(dǎo)通電位輸出部輸出針對上述單位電路的第一輸入信號，
[0039]上述置位控制部包括第一導(dǎo)通端子和控制端子被供給針對上述單位電路的第二輸入信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接的晶體管。
[0040]本發(fā)明的第七方面，在本發(fā)明的第一或第二方面中，特征在于:
[0041]上述導(dǎo)通電位輸出部輸出針對上述單位電路的第一輸入信號，
[0042]上述置位控制部包括第一導(dǎo)通端子被供給第二時(shí)鐘信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接，控制端子被供給針對上述單位電路的第二輸入信號的晶體管。
[0043]本發(fā)明的第八方面，在本發(fā)明的第一或第二方面中，特征在于:
[0044]上述導(dǎo)通電位輸出部輸出針對上述單位電路的第一輸入信號，
[0045]上述置位控制部包括第一導(dǎo)通端子被供給針對上述單位電路的第二輸入信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接，控制端子被供給第二時(shí)鐘信號的晶體管。
[0046]本發(fā)明的第九方面，在本發(fā)明的第一或第二方面中，特征在于:
[0047]上述導(dǎo)通電位輸出部輸出針對上述單位電路的第一輸入信號，
[0048]上述置位控制部包括第一導(dǎo)通端子被供給針對上述單位電路的第二輸入信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接，控制端子被固定地施加導(dǎo)通電位的晶體管。
[0049]本發(fā)明的第十方面，在本發(fā)明的第一或第二方面中，特征在于:
[0050]上述導(dǎo)通電位輸出部輸出針對上述單位電路的輸入信號，
[0051]上述置位控制部包括第一導(dǎo)通端子和控制端子被供給第二時(shí)鐘信號，第二導(dǎo)通端子與上述置位晶體管的控制端子連接的晶體管。
[0052]本發(fā)明的第十一方面為一種顯示裝置，其特征在于，包括:
[0053]相互平行地配置的多個(gè)掃描線；
[0054]以與上述掃描線正交的方式相互平行地配置的多個(gè)數(shù)據(jù)線；
[0055]與上述掃描線和上述數(shù)據(jù)線的交點(diǎn)對應(yīng)地配置的多個(gè)像素電路；和
[0056]作為驅(qū)動上述掃描線的掃描線驅(qū)動電路的第一或第二發(fā)明上述的移位寄存器。
[0057]本發(fā)明的第十二方面為一種具有將多個(gè)單位電路多級連接的結(jié)構(gòu)的移位寄存器的控制方法，其特征在于:
[0058]在上述單位電路包括第一導(dǎo)通端子與用于輸入時(shí)鐘信號的時(shí)鐘端子連接且第二導(dǎo)通端子與用于輸出上述時(shí)鐘信號的輸出端子連接的輸出晶體管，和第二導(dǎo)通端子與上述輸出晶體管的控制端子連接的置位晶體管的情況下，上述移位寄存器的控制方法包括:
[0059]對上述置位晶體管的第一導(dǎo)通端子輸出對上述輸出晶體管的控制端子供給的導(dǎo)通電位的步驟；和
[0060]對上述置位晶體管的控制端子切換地施加導(dǎo)通電位與截止電位的步驟，
[0061]控制上述置位晶體管的控制端子的電位的步驟中，在上述輸出晶體管的控制端子被供給導(dǎo)通電位的期間的一部分，將上述置位晶體管的控制端子控制為浮置狀態(tài)。
[0062]本發(fā)明的第十三方面為一種具有將多個(gè)單位電路多級連接的結(jié)構(gòu)的移位寄存器的控制方法，其特征在于:
[0063]在上述單位電路包括第一導(dǎo)通端子與用于輸入時(shí)鐘信號的時(shí)鐘端子連接且第二導(dǎo)通端子與用于輸出上述時(shí)鐘信號的輸出端子連接的輸出晶體管，第一導(dǎo)通端子與第一節(jié)點(diǎn)連接且第二導(dǎo)通端子與上述輸出晶體管的控制端子連接并且控制端子被固定地施加導(dǎo)通電位的耐壓用晶體管，和第二導(dǎo)通端子與上述第一節(jié)點(diǎn)連接的置位晶體管的情況下，上述移位寄存器的控制方法包括:
[0064]對上述置位晶體管的第一導(dǎo)通端子輸出對上述第一節(jié)點(diǎn)供給的導(dǎo)通電位的步驟；和
[0065]對上述置位晶體管的控制端子切換地施加導(dǎo)通電位與截止電位的步驟，
[0066]控制上述置位晶體管的控制端子的電位的步驟中，在上述第一節(jié)點(diǎn)被供給導(dǎo)通電位的期間的一部分，將上述置位晶體管的控制端子控制為浮置狀態(tài)。
[0067]發(fā)明的效果
[0068]根據(jù)本發(fā)明的第一或第十二方面，在置位晶體管的控制端子成為浮置狀態(tài)之后，置位晶體管的控制端子的電位成為充分的導(dǎo)通電位(在導(dǎo)通電位為高電平電位的情況下為比通常的導(dǎo)通電位高的電位。在導(dǎo)通電位為低電平電位的情況下為比通常的導(dǎo)通電位低的電位)，所以輸出晶體管的控制端子的電位成為沒有閾值降低的導(dǎo)通電位。因此，當(dāng)輸出具有導(dǎo)通電位的時(shí)鐘信號時(shí)，使輸出晶體管的控制端子的電位變?yōu)槌浞值膶?dǎo)通電位，能夠使輸出信號的變?nèi)鯗p小。另外，在晶體管的閾值電壓本來就高的情況、或因溫度變化、晶體管的劣化而變高的情況下，能夠抑制波形變?nèi)醯挠绊懀龃髮τ诰w管的閾值電壓的變動的動作裕度。
[0069]根據(jù)本發(fā)明的第二或第十三方面，在置位晶體管的控制端子成為浮置狀態(tài)之后，置位晶體管的控制端子的電位成為充分的導(dǎo)通電位，所以第一節(jié)點(diǎn)的電位成為沒有閾值降低的導(dǎo)通電位。因此，當(dāng)輸出具有導(dǎo)通電位的時(shí)鐘信號時(shí)，使輸出晶體管的控制端子的電位變?yōu)槌浞值膶?dǎo)通電位，能夠發(fā)揮與上述第一方面同樣的效果。另外，通過耐壓用晶體管的作用，當(dāng)輸出具有導(dǎo)通電位的時(shí)鐘信號時(shí)，第一節(jié)點(diǎn)的電位不會從自導(dǎo)通電位輸出部輸出的導(dǎo)通電位變化。因此，能夠防止對與第一節(jié)點(diǎn)連接的晶體管的端子間施加比晶體管的驅(qū)動電壓高的電壓。
[0070]根據(jù)本發(fā)明的第三方面，當(dāng)輸入信號和第二時(shí)鐘信號的電位變?yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位到達(dá)規(guī)定電平之后，置位晶體管的控制端子成為浮置狀態(tài)。之后，當(dāng)輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)向?qū)娢焕^續(xù)變化時(shí)，置位晶體管的控制端子的電位成為充分的導(dǎo)通電位，輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)成為沒有閾值降低的導(dǎo)通電位。因此，能夠發(fā)揮與上述第一方面(或第二方面)同樣的效果。
[0071]根據(jù)本發(fā)明的第四或第五方面，當(dāng)輸入信號和的電位變?yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位到達(dá)規(guī)定電平之后，置位晶體管的控制端子成為浮置狀態(tài)。之后，當(dāng)輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)向?qū)娢焕^續(xù)變化時(shí)，置位晶體管的控制端子的電位成為充分的導(dǎo)通電位，輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)成為沒有閾值降低的導(dǎo)通電位。因此，能夠發(fā)揮與上述第一方面(或第二方面)同樣的效果。
[0072]根據(jù)本發(fā)明的第六或第九方面，當(dāng)?shù)诙斎胄盘柡偷碾娢蛔優(yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位到達(dá)規(guī)定電平之后，置位晶體管的控制端子成為浮置狀態(tài)。之后，當(dāng)?shù)谝惠斎胄盘柕碾娢蛔優(yōu)閷?dǎo)通電位，輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)變?yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位成為充分的導(dǎo)通電位，輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)成為沒有閾值降低的導(dǎo)通電位。因此，能夠發(fā)揮與上述第一方面(或第二方面)同樣的效果。另外，基于第二輸入信號使置位晶體管的控制端子的電位變?yōu)閷?dǎo)通電位之后，基于第一輸入信號使輸出晶體管的控制端子(或第一節(jié)點(diǎn)的電位)的電位變?yōu)閷?dǎo)通電位，由此能夠增大動作裕度。
[0073]根據(jù)本發(fā)明的第七或第八方面，當(dāng)?shù)诙斎胄盘柡偷诙r(shí)鐘信號的電位變?yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位到達(dá)規(guī)定電平之后，置位晶體管的控制端子成為浮置狀態(tài)。之后，當(dāng)?shù)谝惠斎胄盘柕碾娢蛔優(yōu)閷?dǎo)通電位，輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)變?yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位成為充分的導(dǎo)通電位，輸出晶體管的控制端子(或第一節(jié)點(diǎn)的電位)的電位成為沒有閾值降低的導(dǎo)通電位。因此，能夠發(fā)揮與上述第一方面(或第二方面)同樣的效果。另外，基于第二輸入信號和第二時(shí)鐘信號使置位晶體管的控制端子的電位變?yōu)閷?dǎo)通電位之后，基于第一輸入信號使輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)變?yōu)閷?dǎo)通電位，由此能夠增大動作裕度。
[0074]根據(jù)本發(fā)明的第十方面，當(dāng)?shù)诙r(shí)鐘信號的電位變?yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位到達(dá)規(guī)定電平之后，置位晶體管的控制端子成為浮置狀態(tài)。之后，當(dāng)輸入信號的電位變?yōu)閷?dǎo)通電位，輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)變?yōu)閷?dǎo)通電位時(shí)，置位晶體管的控制端子的電位成為充分的導(dǎo)通電位，輸出晶體管的控制端子(或第一節(jié)點(diǎn)的電位)的電位成為沒有閾值降低的導(dǎo)通電位。因此，能夠發(fā)揮與上述第一方面(或第二方面)同樣的效果。另外，基于第二時(shí)鐘信號使置位晶體管的控制端子的電位變?yōu)閷?dǎo)通電位之后，基于輸入信號使輸出晶體管的控制端子的電位(或第一節(jié)點(diǎn)的電位)變?yōu)閷?dǎo)通電位，由此能夠增大動作裕度。
[0075]根據(jù)本發(fā)明的第十一方面，通過將上述第一或第二方面的移位寄存器用作掃描線驅(qū)動電路，能夠減小掃描線驅(qū)動電路的輸出信號的變?nèi)?，能夠增大對于晶體管的閾值電壓的變動的動作裕度。
【附圖說明】
[0076]圖1是表示本發(fā)明的實(shí)施方式的移位寄存器的單位電路的基本結(jié)構(gòu)的圖。
[0077]圖2是表示第一實(shí)施方式的移位寄存器的結(jié)構(gòu)的框圖。
[0078]圖3是表示第一實(shí)施方式的移位寄存器的單位電路的電路圖。
[0079]圖4是表示第一實(shí)施方式的移位寄存器的時(shí)序圖。
[0080]圖5是表不第一實(shí)施方式的移位寄存器的信號波形圖。
[0081]圖6是表示第二實(shí)施方式的移位寄存器的單位電路的電路圖。
[0082]圖7是表示第三實(shí)施方式的移位寄存器的單位電路的電路圖。
[0083]圖8是表示第三實(shí)施方式的移位寄存器的信號波形圖。
[0084]圖9是表示第四實(shí)施方式的移位寄存器的單位電路的電路圖。
[0085]圖10是表示第五實(shí)施方式的移位寄存器的結(jié)構(gòu)的框圖。
[0086]圖11是表示第五實(shí)施方式的移位寄存器的單位電路的電路圖。
[0087]圖12是表示第六實(shí)施方式的移位寄存器的單位電路的電路圖。
[0088]圖13是表示第六實(shí)施方式的移位寄存器的信號波形圖。
[0089]圖14是表示第七實(shí)施方式的移位寄存器的結(jié)構(gòu)的框圖。
[0090]圖15是表示第七實(shí)施方式的移位寄存器的單位電路的電路圖。
[0091]圖16是表示第七實(shí)施方式的移位寄存器的反向掃描時(shí)的時(shí)序圖。
[0092]圖17是表示第七實(shí)施方式的移位寄存器的掃描切換電路的第一例的電路圖。
[0093]圖18是表示第七實(shí)施方式的移位寄存器的掃描切換電路的第二例的電路圖。
[0094]圖19是表示第七實(shí)施方式的移位寄存器的掃描切換電路的第三例的電路圖。
[0095]圖20是表示第八實(shí)施方式的移位寄存器的單位電路的電路圖。
[0096]圖21是表示第八實(shí)施方式的移位寄存器的信號波形圖。
[0097]圖22是表示第九實(shí)施方式的移位寄存器的單位電路的電路圖。
[0098]圖23是表示第十實(shí)施方式的移位寄存器的單位電路的電路圖。
[0099]圖24是表示第十實(shí)施方式的移位寄存器的信號波形圖。
[0100]圖25是表示第十一實(shí)施方式的移位寄存器的結(jié)構(gòu)的框圖。
[0101]圖26是表示第十一實(shí)施方式的移位寄存器的單位電路的電路圖。
[0102]圖27是表示第^^一實(shí)施方式的移位寄存器的時(shí)序圖。
[0103]圖28是表示第十一實(shí)施方式的移位寄存器的信號波形圖。
[0104]圖29是表示第十二實(shí)施方式的移位寄存器的單位電路的電路圖。
[0105]圖30是表示第十三實(shí)施方式的移位寄存器的單位電路的電路圖。
[0106]圖31是表示第十四實(shí)施方式的移位寄存器的單位電路的電路圖。
[0107]圖32是表示第十五實(shí)施方式的移位寄存器的結(jié)構(gòu)的框圖。
[0108]圖33是表示第十五實(shí)施