0040] 其中：Pl管和Nl管組成反相器1，P2管和N2管組成反相器2 ;
[0041] 反相器1中，Pl管端口 8與Nl管端口 14接在一起連到VDD，P1管端口 9與Nl管 端口 13連在一起接到N3管端口 3,Pl管端口 7也接到VDD，Nl管端口 15接地；
[0042] 反相器2中，P2管端口 11和N2管端口 17接在一起連到N3管端口 3,同時P2管 端口 12與N2管端口 16接在一起連到M管端口 5,P2管端口 11接到VDD，N2管端口 18接 地；
[0043] N3管端口 1接到復(fù)制單元字線，端口 2連接到復(fù)制位線；M管端口 4接到復(fù)制單 元字線，端口 6連接到復(fù)制位線ReplicaBLB。
[0044] 所有復(fù)制單元和冗余單元均連入復(fù)制位線（ReplicaBL)后產(chǎn)生時序控制信號 SAE(用于控制靈敏放大器SA，是靈敏放大器的使能開啟信號）。
[0045] 另外，本發(fā)明實施例中，還在復(fù)制單元字線（RWL)與復(fù)制位線ReplicaBL之間 設(shè)有一個PMOS管作為預(yù)充管，該預(yù)充管另一端還接輸出反相器來輸出所述時序控制信號 SAE0
[0046] 如圖2所示，所述復(fù)制單元字線電壓抬升模塊包括：Pl~P3三個MOS管、Nl~N2 兩個MOS管、反相器INV與MOS電容；其中：
[0047] Pl管和Nl管組成反相器1，其中，Pl管端口 1接VDD，端口 2與Nl管端口 5接在 一起連到時鐘信號端，Pl管端口 3與Nl管端口 4接在一起連接到N2管端口 11，Nl管端口 6接地；
[0048] P2管與N2管一起構(gòu)成反相器2,其中，P2管端口 8與N2管端口 11接在一起，P2 管端口 7與N2管端口 10接在一起連到P3管端口 14并與復(fù)制單元字線相連；P2管端口 9 接地，N2管12與P3管端口 15接在一起連到MOS電容端口 16 ;
[0049] P3管端口 13接電源VDD，M0S電容端口 17接反相器INV輸出端口 18,反相器INV 端口 19接N2管端口 11。
[0050] 如圖2左下角所示，所述復(fù)制單元字線電壓抬升模塊可以將輸入的時鐘信號（CK) 處理為高電壓的電平信號，為了便于表示此處使用RWL表示復(fù)制單元字線（RWL)所接收到 的信號，復(fù)制單元字線的電壓越大，復(fù)制單元電流及其偏差A(yù)Irell越大，從而使得的時序控 制電路延遲偏差越小；復(fù)制單元字線信號電壓與電流偏差關(guān)系如圖3所示；如圖3中的4條 曲線從上向下依次表示VDD= 0. 9V~0. 6V。
[0051] 另外，由抬升復(fù)制單元字線（RWL)電壓引起的電流增大放電時間變短而導(dǎo)致的總 的延遲縮小可以通過延遲復(fù)制單元字線控制信號而解決。
[0052] 另一方面，還將本發(fā)明實施例是方案與傳統(tǒng)方案進行了比對。如圖4a_4b所示，分 別為傳統(tǒng)復(fù)制位線技術(shù)和本發(fā)明實施例方案的1000次蒙特卡羅仿真結(jié)果示意圖。
[0053] 圖4a_4b中，橫坐標表示Time(即時間，其單位為ns)，其縱坐標表示Voltage(即 電壓，其單位為mV)。由圖4a-4b可以看出：傳統(tǒng)和本發(fā)明使用的復(fù)制單元個數(shù)為2,0. 85V 電源電壓、SS工藝角、-40°C的仿真條件下，1000次蒙特卡羅仿真的結(jié)果顯示，傳統(tǒng)復(fù)制位 線放電信號和SAE信號在發(fā)生工藝偏差時比較發(fā)散。而本發(fā)明實施例中復(fù)制位線的電壓信 號和SAE信號在發(fā)生工藝偏差時非常集中。經(jīng)對比可得：本發(fā)明實施例所提供的一種具有 復(fù)制單元字線電壓抬升技術(shù)的SRAM復(fù)制位線電路偏差比傳統(tǒng)復(fù)制位線電路的偏差減小了 40. 88%。由此可見，本發(fā)明實施例所提供一種具有復(fù)制單元字線電壓抬升技術(shù)的SRAM時 序控制電路能夠有效地降低SRAM中靈敏放大器控制時序的工藝偏差。
[0054] 所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，僅以上述各功能 模塊的劃分進行舉例說明，實際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能模 塊完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能模塊，以完成以上描述的全部或者部分功 能。
[0055] 以上所述，僅為本發(fā)明較佳的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此， 任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換， 都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求書的保護范 圍為準。
【主權(quán)項】
1. 一種具有復(fù)制單兀字線電壓抬升技術(shù)SRAM時序控制電路，其特征在于，包括：時序 復(fù)制電路模塊與復(fù)制單元字線電壓抬升模塊；其中： 所述時序復(fù)制電路模塊并聯(lián)在復(fù)制單元字線與復(fù)制位線之間； 所述復(fù)制單元字線電壓抬升模塊一端與時鐘信號端相連，另一端與所述復(fù)制單元字線 相連，用于將輸入的時鐘信號處理為高電壓的電平信號，并傳輸給復(fù)制單元字線；復(fù)制單元 字線的電壓越大，時序復(fù)制電路模塊中復(fù)制單兀電流及其偏差越大，從而使得時序控制電 路延遲偏差越小。2. 根據(jù)權(quán)利要求1所述的一種具有復(fù)制單元字線電壓抬升技術(shù)SRAM時序控制電路，其 特征在于，所述時序復(fù)制電路模塊包含n個串聯(lián)連接的復(fù)制單元及若干個串聯(lián)連接的冗余 單元； 其中，所有復(fù)制單元兩端均分別與復(fù)制位線Replica BL及Replica BLB相連，所有復(fù) 制單元的控制端均與所述復(fù)制單元字線相連； 所述冗余單元兩端均分別與復(fù)制位線Replica BL及Replica BLB相連，所有冗余單元 的控制端接地。3. 根據(jù)權(quán)利要求2所述的一種具有復(fù)制單元字線電壓抬升技術(shù)SRAM時序控制電路， 其特征在于，所述復(fù)制單元與冗余單元的內(nèi)部結(jié)構(gòu)相同，均包括：Pl~P2兩個PMOS管以及 Nl~M四個NMOS管； 其中：Pl管和Nl管組成反相器1，P2管和N2管組成反相器2 ; 反相器1中，Pl管端口 8與Nl管端口 14接在一起連到VDD，Pl管端口 9與Nl管端口 13連在一起接到N3管端口 3, Pl管端口 7也接到VDD，Nl管端口 15接地； 反相器2中，P2管端口 11和N2管端口 17接在一起連到N3管端口 3,同時P2管端口 12與N2管端口 16接在一起連到M管端口 5, P2管端口 11接到VDD，N2管端口 18接地； N3管端口 1接到復(fù)制單元字線，端口 2連接到復(fù)制位線R印Iica BL ;N4管端口 4接到 復(fù)制單元字線，端口 6連接到復(fù)制位線Replica BLB。4. 根據(jù)權(quán)利要求2或3所述的一種具有復(fù)制單元字線電壓抬升技術(shù)SRAM時序控制電 路，其特征在于，所有復(fù)制單元和冗余單元均連入復(fù)制位線后產(chǎn)生時序控制信號SAE。5. 根據(jù)權(quán)利要求1所述的一種具有復(fù)制單元字線電壓抬升技術(shù)SRAM時序控制電路， 其特征在于，所述復(fù)制單元字線電壓抬升模塊包括：Pl~P3三個MOS管、Nl~N2兩個MOS 管、反相器INV與MOS電容；其中： Pl管和Nl管組成反相器1，其中，Pl管端口 1接VDD，端口 2與Nl管端口 5接在一起 連到時鐘信號端，Pl管端口 3與Nl管端口 4接在一起連接到N2管端口 11，Nl管端口 6接 地； P2管與N2管一起構(gòu)成反相器2,其中，P2管端口 8與N2管端口 11接在一起，P2管端 口 7與N2管端口 10接在一起連到P3管端口 14并與復(fù)制單元字線相連；P2管端口 9接地， N2管12與P3管端口 15接在一起連到MOS電容端口 16 ; P3管端口 13接電源VDD，M0S電容端口 17接反相器INV輸出端口 18,反相器INV端口 19接N2管端口 11。
【專利摘要】本發(fā)明公開了一種SRAM復(fù)制位線電路，包括：時序復(fù)制電路模塊與復(fù)制單元字線電壓抬升模塊；其中：所述時序復(fù)制電路模塊并聯(lián)在復(fù)制單元字線與復(fù)制位線之間；所述復(fù)制單元字線電壓抬升模塊一端與時鐘信號端相連，另一端與所述復(fù)制單元字線相連，用于將輸入的時鐘信號處理為高電壓的電平信號，并傳輸給復(fù)制單元字線；復(fù)制單元字線的電壓越大，放電單元電流及其偏差越大，從而使得時序控制電路延遲偏差越小。本發(fā)明提供的電路不僅在低電源電壓下具有很好的抗工藝偏差能力，同時不會大幅度增加芯片的面積，且不影響芯片運行速度。
【IPC分類】G11C11/413
【公開號】CN105070316
【申請?zhí)枴緾N201510544173
【發(fā)明人】李正平, 尚鳳儀, 謝明明, 李頌, 盧文娟, 周永亮, 彭春雨, 譚守標, 陳軍寧
【申請人】安徽大學(xué)
【公開日】2015年11月18日
【申請日】2015年8月27日