非易失性半導(dǎo)體存儲裝置與寫入方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種非易失性半導(dǎo)體存儲裝置(EEPROM)以及其寫入方法，能夠用以電性寫入或擦除例如快閃存儲器等。
【背景技術(shù)】
[0002]廣為人知的高密度集成NAND型非易失性半導(dǎo)體存儲裝置是由NAND串接所組成，其中NAND串包括位于位線與源極線(舉例而言，如參考文件I?4所述)之間的多個存儲單元晶體管(以下稱為存儲單元)。
[0003]在一般的NAND型非易失性半導(dǎo)體存儲裝置中，對于擦除而言，舉例來說，于半導(dǎo)體基板施加20V的高電壓，以及于字線施加0V。因此，電子從浮動?xùn)艠O被逐出到電荷累積層，例如多晶硅等等，而臨界電壓低于擦除臨界電壓(例如-3V)。另一方面，對于寫入(編程)而言，施加OV于半導(dǎo)體基板，并且舉例而言，施加20V于控制柵極。因此，借助從半導(dǎo)體基板注入電子到浮動?xùn)艠O，臨界電壓大于寫入臨界電壓(例如IV)。存儲單元接收上述臨界電壓，并且施加介于寫入臨界電壓與擦除臨界電壓之間的讀取電壓(例如0V)于控制柵極來決定狀態(tài)，以及借助是否電流流經(jīng)存儲單元來決定狀態(tài)。因此，在NAND串之內(nèi)串接的存儲單元之中，對選擇的存儲單元進(jìn)行寫入。對于未選擇的存儲單元，則施加通過電壓(例如8V)于其字線。
[0004]在上述所組成的非易失性半導(dǎo)體存儲裝置中，對寫入目標(biāo)的存儲單元進(jìn)行編程操作來執(zhí)行寫入。因為電子注入到存儲單元晶體管的浮動?xùn)艠O，造成臨界電壓的增加。然后，即使施加于柵極的電壓低于臨界電壓，電流也不會流過。因此，能夠達(dá)成寫入數(shù)據(jù)“O”的狀態(tài)。一般而言，寫入特性與擦除狀態(tài)的存儲單元的臨界電壓是不對等的。然后，施加預(yù)設(shè)寫入電壓以進(jìn)行編程操作，臨界電壓大于驗證的驗證電壓，并且寫入后的存儲單元的臨界電壓的分布范圍具有一定程度的寬度。
[0005]在多位階存儲單元的非易失性半導(dǎo)體存儲裝置中，能夠在存儲單元設(shè)定多個位階的臨界電壓，而臨界電壓分布廣泛，使得在相鄰位階數(shù)值之間的窄間距進(jìn)行數(shù)據(jù)的記錄變得困難。在參考文件5所提出的解決方法中，提出一種非易失性存儲核心電路，借助設(shè)定存儲單元的多個不同的臨界電壓來記錄多個位階，并且提供一控制電路來控制對所包括的存儲核心電路所進(jìn)行的寫入?？刂齐娐返奶匦栽谟?，以一臨界電壓對存儲單元進(jìn)行編程時，以上述臨界電壓所設(shè)定的存儲單元還有以高于上述臨界電壓所設(shè)定的存儲單元，兩者都被上述臨界電壓所編程，并且被小于上述不同臨界電壓的臨界電壓所依序編程(寫入)。
[0006]然而，在編程非易失性半導(dǎo)體存儲裝置時，會發(fā)生編程干擾的現(xiàn)象。詳細(xì)而言，有些不好的操作模式會以編程操作而增加臨界電壓。對于相同字線(控制柵極)頻繁重復(fù)的編程，非寫入存儲單元與共用字線的非選擇存儲單元的高編程電壓會造成臨界電壓的增加。此外，寫入時選擇NAND串的未選擇字線的通過電壓也會造成臨界電壓的增加。進(jìn)一步而言，在近年來尺寸縮減的NAND串之中，也出現(xiàn)了熱載子所造成的臨界電壓的增壓，上述熱載子的產(chǎn)生是因為施加到未選擇字線的通過電壓的升壓通道電壓(boosted channelvoltage)以及施加到上述選擇字線的編程電壓所造成。
[0007]相關(guān)前案
[0008][參考文件1]JP H9_147582
[0009][參考文件2] JP2000-285692
[0010][參考文件3] JP2003-346485
[0011][參考文件4]JP2001_028575
[0012][參考文件5]JP2001_3257%
[0013][參考文件6]US2011-0167206
[0014][參考文件7]US2012-0106250
[0015][參考文件8]JP2011-150746
[0016]為了防止上述編程干擾，舉例而言，當(dāng)編程時，對于NAND型快閃存儲器的未選擇字線，施加對應(yīng)未選擇字線的位置的預(yù)設(shè)通過電壓。然而，最近的高密度NAND型快閃存儲器比以前更容易發(fā)生編程干擾，必須有一個復(fù)雜的通過電壓模式來防止編程干擾也是個問題。
[0017]例如，在參考文件6中，CPU控制器控制寫入電壓以防止編程干擾，然而卻沒有揭示或教導(dǎo)如何對應(yīng)每一個字線來分配施加的電壓。
[0018]此外，舉例而言，在參考文件7所揭示的電壓產(chǎn)生裝置，是在編程時使用遞增步進(jìn)脈沖程序(ISPP，Increment Step Pulse Program)方法。然而，為了配置與使用邏輯電路，卻有無法彈性產(chǎn)生施加電壓以防止編程干擾的問題。
[0019]此外，參考文件8包括了使用固定邏輯與模擬電路來分配寫入電壓的電路。然而，當(dāng)施加通過電壓的種類增加時，此邏輯與模擬電路變得復(fù)雜。此外，也會產(chǎn)生電路尺寸大幅增加的問題。

【發(fā)明內(nèi)容】

[0020]本發(fā)明的目標(biāo)在于解決上述問題。在比傳統(tǒng)技術(shù)尺寸更小的電路中，提供非易失性半導(dǎo)體存儲裝置及其寫入方法，能夠?qū)懭氩⑶覐椥栽O(shè)定編程電壓(program voltage)與通過電壓(pass voltage)，以防止設(shè)定字線電壓時的編程干擾。此外，在下述的實施例中，編程干擾為上述三種干擾的總稱，而編程電壓為編程電壓與穿越電壓的總稱。
[0021]第一個發(fā)明涉及一種非易失性半導(dǎo)體存儲裝置，用以借助施加一預(yù)定電壓以實施一數(shù)據(jù)的寫入并且指定一字線至一非易失性存儲單元陣列。非易失性半導(dǎo)體存儲裝置包括一控制處理器、一寫入控制器、一電壓產(chǎn)生電路以及一切換電路?？刂铺幚砥饔靡援a(chǎn)生并輸出一控制數(shù)據(jù)并且執(zhí)行一程序碼以寫入數(shù)據(jù)，其中數(shù)據(jù)包括一字線指定指令以及一電壓源指定數(shù)據(jù)。寫入控制器用以解碼控制數(shù)據(jù)并且產(chǎn)生字線指定指令的一控制信號以及電壓源指定數(shù)據(jù)的一控制信號。電壓產(chǎn)生電路用以產(chǎn)生寫入數(shù)據(jù)的多個電壓。切換電路用以依據(jù)字線指定指令的控制信號以及電壓源指定數(shù)據(jù)的控制信號，選擇多個電壓之中對應(yīng)電壓源指定數(shù)據(jù)的一電壓，并且對應(yīng)字線指定指令輸出選擇的電壓至字線。
[0022]在上述非易失性半導(dǎo)體存儲裝置之中，程序碼、控制處理器、寫入控制器、電壓產(chǎn)生電路以及切換電路除了應(yīng)用于寫入的操作外，還可以應(yīng)用于讀取或擦除的操作。
[0023]再者，在上述非易失性半導(dǎo)體存儲裝置之中，切換電路包括多個暫存器，多個暫存器分別對應(yīng)多個字線，并且對應(yīng)字線指定指令的控制信號而暫時儲存電壓源指定數(shù)據(jù)，以及切換電路包括多個切換器，這些切換器分別對應(yīng)這些暫存器，并且在來自電壓產(chǎn)生電路的多個電壓之中，依據(jù)來自對應(yīng)暫存器的控制信號而操作，并且對應(yīng)電壓源指定數(shù)據(jù)而選擇與輸出電壓。
[0024]進(jìn)一步而言，在上述非易失性半導(dǎo)體存儲裝置之中，非易失性半導(dǎo)體存儲裝置還包括一只讀存儲器(ROM)用以儲存程序碼，并且輸出程序碼至控制處理器。
[0025]進(jìn)一步而言，在上述非易失性半導(dǎo)體存儲裝置之中，程序碼儲存于存儲單元陣列之中的一預(yù)先定義區(qū)域，并且被控制處理器所讀取。
[0026]進(jìn)一步而言，在上述非易失性半導(dǎo)體存儲裝置之中，程序碼來自一外部裝置，并且維持一操作模式以輸入至控制處理器。
[0027]進(jìn)一步而言，在上述非易失性半導(dǎo)體存儲裝置之中，非易失性半導(dǎo)體存儲裝置還包括一靜態(tài)隨機(jī)存取存儲器以儲存程序碼，并且將程序碼輸出至控制處理器。
[0028]進(jìn)一步而言，在上述非易失性半導(dǎo)體存儲裝置之中，程序碼包括:
[0029](I) 一組合碼以控制電壓設(shè)定，
[0030](2)字線指定指令以指定應(yīng)選擇的一條字線或多條字線，以及
[0031](3)電壓源指定數(shù)據(jù)以指定一電壓源，其中電壓源被施加到被選擇的字線。
[0032]進(jìn)一步而言，在上述非易失性半導(dǎo)體存儲裝置之中，字線指定指令的特性為對應(yīng)選擇的字線而借助一絕對地址或一相對地址來指定字線。
[0033]進(jìn)一步而言，在上述非易失性半導(dǎo)體存儲裝置之中，電壓源指定數(shù)據(jù)的特性為指定電壓源的一電壓，其中電壓應(yīng)被來自之前設(shè)定的電壓的一實際電壓或是一相對電壓所施加。
[0034]第二個發(fā)明涉及一種用于一非易失性半導(dǎo)體存儲裝置的寫入方法，用以借助施加一預(yù)定電壓以實施一數(shù)據(jù)的寫入并且指定一字線至一非易失性存儲單元陣列，包括借助一控制處理器產(chǎn)生并輸出一控制數(shù)據(jù)并且實施一程序碼以寫入數(shù)據(jù)，其中數(shù)據(jù)包括一字線指定指令以及一電壓源指定數(shù)據(jù)；借助一寫入控制器解碼控制數(shù)據(jù)并且產(chǎn)生字線指定指令的一控制信號以及電壓源指定數(shù)據(jù)的一控制信號；借助一電壓產(chǎn)生電路產(chǎn)生寫入數(shù)據(jù)的多個電壓；以及借助一切換電路依據(jù)字線指定指令的控制信號以及電壓源指定數(shù)據(jù)的控制信號，選擇多個電壓之中對應(yīng)電壓源指定數(shù)據(jù)的一電壓，并且借助切換電路對應(yīng)字線指定指令輸出選擇的電壓。
[0035]本發(fā)明提供非易失性半導(dǎo)體存儲裝置及其寫入方法，用以實施嵌入于CPU與寫入控制器的數(shù)據(jù)寫入，并提供比傳統(tǒng)技術(shù)更小的電路尺寸，能夠?qū)懭氩⑶覐椥栽O(shè)定編程電壓與通過電壓以防止編程干擾。此外，校訂編程電壓類型的傳統(tǒng)方式必須是光罩校訂以及晶圓制造工藝。然而，舉例而言，因為可借助從存儲器測試器輸入程序碼(軟件)來改變編程電壓的順序和電壓類型，因此能夠大幅降低成本與開發(fā)時間。
【附圖說明】
[0036]圖1是依據(jù)本發(fā)明的實施例的NAND型快