碼M2BC0DE相同于上述5h’03，則輸出信號(hào)MTHREE_SET成為“I”。以下類推。
[0102]圖14的方塊圖用以顯示W(wǎng)E信號(hào)產(chǎn)生電路34的組成。如圖14所示，WE信號(hào)產(chǎn)生電路34由兩輸入的AND門AO-1?A63_x以及OR門81-0?81-63所組成。在兩輸入的AND門AO-1?A63-X的兩個(gè)輸入端點(diǎn)之中，其中一個(gè)輸入端點(diǎn)被輸入解碼自MCODE解碼電路35的字線指定指令的信號(hào)之一，另一個(gè)輸入端點(diǎn)對(duì)應(yīng)來(lái)自位移電路33的字線指定指令而輸入64個(gè)信號(hào)的其中之一。因此，兩輸入的AND門AO-1?A63-X基本上只是圖9的字線指定指令的數(shù)量。此外，可增加邏輯電路為選擇或測(cè)試模式。
[0103]然后，每一個(gè)OR門81-0?81-63收集各種輸入信號(hào)，并且加以輸出至GWL切換電路40。換言之，如果輸入至每一個(gè)AND門AO-1?A63-X的兩個(gè)信號(hào)都是“ 1”，則后面OR門81-0?81-63的輸出信號(hào)GWL_REG_WE成為“ 1”，表示開(kāi)啟選擇信號(hào)使得通用字線GWL的暫存器GWL_REG接收GWL_REG_DATA。舉例而言，在選擇字線WL30中，如果效用程序碼的指定碼M2BC0DE之中的字線指定指令為NPLUSTW0，則輸出信號(hào)PTWO之中的64個(gè)信號(hào)中的GWL32的位為“ I ”并且對(duì)應(yīng)來(lái)自位移電路33的字線指令NPLUSTW0，以及PTW0_SET信號(hào)為“ I ”并且對(duì)應(yīng)來(lái)自MCODE解碼器35的字線指定指令NPLUSTW0。因此，WE信號(hào)產(chǎn)生電路34，PTffO [32]與PTW0_SET的GWL32電路的兩輸入AND門AO的兩個(gè)輸入信號(hào)為“I”。因此，OR門81的輸出信號(hào)GWL_REG_WE [32]為“ I ”。在此實(shí)施例中，在圖9中的S0URCESIDE0等的情況中，一些寫(xiě)入致能信號(hào)GWL_REG_WE為“ I”。此外，虛擬字線也配置了類似的電路。
[0104]圖15與圖16A與16B用以說(shuō)明上述配置的硬件電路的操作。圖15用以說(shuō)明圖3的NAND型快閃EEPROM的字線電壓的設(shè)定的指令，圖16A與16B為實(shí)施圖15的指令的時(shí)序圖。在此實(shí)施例中，圖16A與16B的時(shí)間tl至t3對(duì)應(yīng)圖15的程序碼Tl的操作，圖16A與16B的時(shí)間t3至t5對(duì)應(yīng)圖15的程序碼T2的操作，圖16A與16B的時(shí)間t9至til對(duì)應(yīng)圖15的程序碼T3的操作。
[0105]在圖16A與16B的時(shí)間t0，選擇并解碼GWL32、操作位移電路33、并且決定與輸出WLSEL信號(hào)(相等于WLN)、MONE信號(hào)或S0URCE0信號(hào)。因?yàn)檫x擇了 GWL32，則WLSEL[32]在高電平，其他WLSEL[x]在低電平，而MONE[31]在高電平。對(duì)于S0URCE0信號(hào)而言，S0URCE0[23:1]信號(hào)成為高電平，并且相等于N-9 = 23之后的通用字線GWL23?GWLl。
[0106]然后在時(shí)間tl，輸入來(lái)自R0M21的指定碼M2BC0DE[8:0]，依據(jù)M2HXWL信號(hào)的高電平而解碼字線指定指令WLN(5h’ 00)，并且WLN_SET信號(hào)成為高電平。此外，輸出電壓源指定數(shù)據(jù)Vffff (4h’ 3)作為輸出數(shù)據(jù)GWL_REG_DATA。如前所述，WLN_SET信號(hào)位于來(lái)自位移電路33的輸出信號(hào)之中。在WE信號(hào)產(chǎn)生電路34之中，AND門AO與OR門81的輸出信號(hào)依據(jù)WLN_SET信號(hào)而成為高電平，WLSEL信號(hào)成為一對(duì)的二輸入AND門AO與高電平WLSEL[32]信號(hào)。最后，只有GWL_REG_WE[32]成為高電平。
[0107]在下一個(gè)時(shí)間t2，電壓源指定數(shù)據(jù)GWL_REG_DATA被圖10的暫存器42所接收。此夕卜，因?yàn)檫x擇字線沒(méi)有改變，字線WL32仍然被選擇。然后，對(duì)于其他電路而言，準(zhǔn)備并且傳送下一個(gè)指定碼M2BC0DE至MCODE解碼電路35。
[0108]然后在時(shí)間t3，輸入下一個(gè)指定碼M2BC0DE，分解字線指令NMINUSONE的5h’ 01以及電壓源指定數(shù)據(jù)VPASSWADJ的4h’ 6。對(duì)于字線指定指令NMINUSONE而言，如前所述，M0NE_SET信號(hào)依據(jù)MCODE解碼電路35被設(shè)定在高電平。來(lái)自WE信號(hào)產(chǎn)生電路34的輸出信號(hào)GWL_REG_WE[31]依據(jù)M0NE[31]信號(hào)的AND門AO的邏輯計(jì)算而成為高電平，而M0NE[31]信號(hào)被位移電路33設(shè)定為高電平。
[0109]此外，在時(shí)間t4，對(duì)于電壓源指定信號(hào)VPASSWADJ的4h ’ 6而言，由于GWL_REG_WE[31]信號(hào)在高電平，而由圖10所示的暫存器42所接收。因?yàn)樵跁r(shí)間t5?t8的下一個(gè)指令為NOP (無(wú)操作)，維持時(shí)間t4之后的狀態(tài)。
[0110]然后，在時(shí)間t9接收下一個(gè)指定指令M2BC0DE。輸出信號(hào)GWL_REG_WE[23]?[I]分別成為高電平而作為之前的結(jié)果。在時(shí)間tlO中，圖5所示的暫存器42-23?42-1接收數(shù)據(jù)4h’ 8。
[0111]圖17A與17B顯示了在設(shè)定圖3的NAND型快閃EEPROM的字線電壓時(shí)，為了字線指定指令而分配字線電壓的可能設(shè)定組合的設(shè)定實(shí)施例。為了清楚說(shuō)明圖17A與17B，而說(shuō)明了圖9的設(shè)定字線指令的大多數(shù)可能組合的實(shí)施例，并且?guī)缀踉O(shè)定了圖9所示的字線指定指令。
[0112]圖18A、18B與18C的示意圖顯示了分配圖17A與17B的字線電壓的不同實(shí)施例。然后，圖18A、18B與18C顯示了對(duì)應(yīng)不同電壓源的三個(gè)模式。舉例而言，對(duì)于選擇字線32在N = 32時(shí)，編程字線WL(N-3)(對(duì)應(yīng)匪INUSTHREE，WL29)使得電壓源VREAD連接模式O與模式1，電壓源VPASSR連接模式2。此外，字線WL(N-6)(對(duì)應(yīng)NMINUSSIX，WL26)連接模式O之中的電壓源VPASSWS、連接模式I之中的電壓源VPASSR、以及連接模式2之中的電壓源 VREAD0
[0113]圖19的示意圖顯示了在改變圖3的NAND型快閃EEPROM的選擇字線時(shí)，分配字線電壓的設(shè)定的實(shí)施例。圖19的實(shí)施例顯示了依序改變選擇字線從WL60到WL59到WL58。在此實(shí)施例中，必要時(shí)可使用字線指定指令的指令碼WL63或WL62取代字線指定指令DRAINSIDE0來(lái)指定其他電壓源。
[0114]上述實(shí)施例說(shuō)明了編程(寫(xiě)入)的操作。以下將說(shuō)明讀取與擦除操作的分配的實(shí)施例。
[0115]圖20A與20B說(shuō)明了當(dāng)圖3的NAND型快閃EEPROM進(jìn)行讀取與擦除操作時(shí)，分配字線電壓的設(shè)定實(shí)施例。此外，圖21A與21B說(shuō)明了當(dāng)圖3的NAND型快閃EEPROM進(jìn)行讀取操作時(shí)，分配字線電壓的設(shè)定實(shí)施例。圖20A與20B顯示了可使用的分配情況。以讀取的實(shí)施例來(lái)說(shuō)，圖21A與21B顯示了用于選擇字線的兩側(cè)的字線的字線指定指令VPASSWADJ的實(shí)施例。
[0116]借助上述實(shí)施例所述的構(gòu)造的NAND型快閃EEPR0M，由于執(zhí)行將嵌入于CPU20與GffL電壓控制器30內(nèi)部的數(shù)據(jù)的寫(xiě)入，此寫(xiě)入方法能夠彈性設(shè)定編程電壓，在小于傳統(tǒng)技術(shù)的電路尺寸中防止編程的干擾。
[0117]各種實(shí)施例
[0118]圖22的方塊圖顯示了關(guān)于NAND型快閃EEPROM的完整組成的各種實(shí)施例。在圖1的實(shí)施例中，是以嵌入于內(nèi)部R0M21之中的寫(xiě)入的程序碼為例來(lái)說(shuō)明。但本發(fā)明并不限定于此。如圖22所示，用于寫(xiě)入的程序碼來(lái)自外部控制器70，并且通過(guò)輸入/輸出端點(diǎn)91以及數(shù)據(jù)輸入/輸出緩沖器90，載入至NAND型快閃EEPROM之中的CPU20 (包括GWL電壓控制器30的功能)ο CPU20也可借助相同方式來(lái)執(zhí)行實(shí)施態(tài)樣。
[0119]此外，NAND型快閃EEPROM晶片之中具有SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)22。如果設(shè)置的操作模式在于程序碼載入至SRAM22并且CPU20配合SRAM22來(lái)執(zhí)行，就能夠以R0M21操作所有實(shí)施態(tài)樣。此外，R0M21的數(shù)據(jù)儲(chǔ)存于存儲(chǔ)單元陣列2之中的部分區(qū)域(例如圖22的保險(xiǎn)絲數(shù)據(jù)區(qū)域(Fuse Data Area))。因此，能夠輕易改變程序碼。在此實(shí)施例中，當(dāng)輸入晶片的電力時(shí)，就能將數(shù)據(jù)自動(dòng)讀取至SRAM22。然后，以相同方式來(lái)控制一般的操作。
[0120]借助此等方法，就能夠輕易改變對(duì)來(lái)自外部控制器70等外部裝置的字線的電壓布局，并且大幅降低開(kāi)發(fā)時(shí)間以及開(kāi)發(fā)階段的成本。舉例而言，必須通過(guò)改變硬件(電路)來(lái)改變?cè)O(shè)定。對(duì)傳統(tǒng)方法而言，或許能夠在改變電路、準(zhǔn)備光罩與晶圓制造工藝之后對(duì)新的設(shè)定進(jìn)行評(píng)估。但是，在各種實(shí)施例中，也可以只有載入與執(zhí)行來(lái)自外部的程序碼。
[0121]舉例而言，當(dāng)寫(xiě)入字線WL32的存儲(chǔ)單元、R0M21以及一些光罩或所有金屬光罩在最壞狀況下必須修訂時(shí)，施加外部決定的電壓于字線29。此外，直到晶圓制造工藝之后的評(píng)估，才能知道是否已經(jīng)解決了。然而，在各種實(shí)施例中，也可以只載入和評(píng)估一部分來(lái)自存儲(chǔ)器測(cè)試器的字線電壓布局的新程序碼。幾周與幾小時(shí)的差異是非常大的，光罩成本與程序碼成本的差異也很大。
[0122]上述實(shí)施例說(shuō)明了 NAND型快閃EEPR0M，然而本發(fā)明并不限定于此，而能夠應(yīng)用于各種非易失性半導(dǎo)體存儲(chǔ)裝置。
[0123]上述實(shí)施例說(shuō)明了 CPU20的組成。然而，本發(fā)明并不限定于此。舉例而言，也可使用DSP等的控制處理器。<