在非易失性多級(jí)多個(gè)存儲(chǔ)器管芯的編程中恢復(fù)附近數(shù)據(jù)的制作方法
【專利說明】
【背景技術(shù)】
[0001 ] 半導(dǎo)體存儲(chǔ)裝置在各種電子裝置中的使用已經(jīng)變得日益流行。例如，在蜂窩電話、數(shù)碼相機(jī)、個(gè)人數(shù)字助理、移動(dòng)計(jì)算裝置、非移動(dòng)計(jì)算裝置以及其他裝置中使用非易失性半導(dǎo)體存儲(chǔ)器。電可擦除可編程只讀存儲(chǔ)器(EEPR0M)和閃速存儲(chǔ)器是其中最流行的非易失性半導(dǎo)體存儲(chǔ)器。
[0002]EEPR0M和閃速存儲(chǔ)器兩者都利用浮置柵極，該浮置柵極位于半導(dǎo)體襯底中的溝道區(qū)上方并且與其絕緣。該浮置柵極位于源極區(qū)與漏極區(qū)之間。在浮置柵極上設(shè)置控制柵極，并且該控制柵極與該浮置柵極絕緣。晶體管的閾值電壓由浮置柵極上保留的電荷量來控制。即，在晶體管接通以允許其源極和漏極之間導(dǎo)通之前必須施加于控制柵極的最小電壓量由浮置柵極上的電荷電平來控制。
[0003]當(dāng)對(duì)EEPR0M或閃速存儲(chǔ)裝置進(jìn)行編程時(shí)，通常給控制柵極施加編程電壓并且將位線接地。來自溝道的電子被注入到浮置柵極中。當(dāng)電子在浮置柵極中累積時(shí)，浮置柵極變成帶負(fù)電，并且存儲(chǔ)器單元的閾值電壓升高，使得存儲(chǔ)器單元處于編程狀態(tài)下。可以在題為“Source Side Self Boosting Technique For Non-Volatile Memory” 的美國(guó)專利
6,859, 397 以及題為“Detecting Over Programmed Memory”的美國(guó)專利 6, 917, 542 中找到關(guān)于編程的更多信息，這兩個(gè)專利的全部?jī)?nèi)容通過引用被合并到本文中。
[0004]一些EEPR0M和閃速存儲(chǔ)裝置具有用于存儲(chǔ)兩種范圍的電荷的浮置柵極，并且因此存儲(chǔ)器單元可以在兩種狀態(tài)之間被編程/擦除:擦除狀態(tài)和編程狀態(tài)(對(duì)應(yīng)于數(shù)據(jù)“1”和數(shù)據(jù)“0”)。這樣的裝置被稱為二進(jìn)制裝置或單層單元(SLC)，并且數(shù)據(jù)是二進(jìn)制數(shù)據(jù)。
[0005]多態(tài)閃速存儲(chǔ)器單元(存儲(chǔ)多態(tài)數(shù)據(jù))通過識(shí)別多個(gè)不同的允許閾值電壓范圍來實(shí)現(xiàn)。每個(gè)不同的閾值電壓范圍與該組數(shù)據(jù)位的預(yù)定值對(duì)應(yīng)。例如，一些單元可以存儲(chǔ)2位，而其他單元可以存儲(chǔ)3位。被編程至存儲(chǔ)器單元中的數(shù)據(jù)與存儲(chǔ)器單元的閾值電壓范圍之間的具體關(guān)系取決于該存儲(chǔ)器單元所采用的數(shù)據(jù)編碼方案。例如，美國(guó)專利N0.6，222，762和美國(guó)專利申請(qǐng)公開N0.2004/0255090均描述了用于多態(tài)閃速存儲(chǔ)器單元的各種數(shù)據(jù)編碼方案，這兩者的全部?jī)?nèi)容通過引用被合并到本文中。
[0006]除了由多態(tài)存儲(chǔ)器架構(gòu)產(chǎn)生的容量增加以外，由于不斷減小存儲(chǔ)器單元的物理尺寸的歷史，消費(fèi)者已經(jīng)看到了明顯的優(yōu)勢(shì)?？梢栽诮o定的管芯面積上更密集地封裝較小的存儲(chǔ)器單元，使得用戶能夠在與較舊的存儲(chǔ)器技術(shù)相同的價(jià)格下訪問更大的存儲(chǔ)器容量。柵極面積的縮小會(huì)減小浮置柵極至襯底的電容以及控制柵極至浮置柵極的電容。電容的減小又需要較少的電荷用于對(duì)單元進(jìn)行編程和擦除，因此消耗較少的電力。對(duì)單元進(jìn)行編程和擦除所需要的電荷的減少還意味著:對(duì)于相似的充電電流和放電電流，可以更快地執(zhí)行編程操作和擦除操作。
[0007]然而，縮放存儲(chǔ)器單元的大小帶來一定的風(fēng)險(xiǎn)。如上所述，為了實(shí)現(xiàn)固定的管芯大小具有較高的存儲(chǔ)器容量的優(yōu)勢(shì)，這些較小的單元必須更緊密地被封裝在一起。然而，這樣做會(huì)導(dǎo)致較大數(shù)量的制造錯(cuò)誤如字線之間的短路。這樣的錯(cuò)誤通常損壞存儲(chǔ)在正在被編程的字線和鄰近字線上的頁上的任何數(shù)據(jù)。在一些情況下，在包裝及運(yùn)輸之前由制造商進(jìn)行測(cè)試期間沒有意識(shí)到這些缺陷。相反，這些缺陷僅在由用戶執(zhí)行編程擦除周期之后才開始損壞數(shù)據(jù)。
[0008]對(duì)于一些存儲(chǔ)器系統(tǒng)而言，存在稱為增強(qiáng)的后寫讀(EPWR)的技術(shù)以便在編程期間測(cè)試錯(cuò)誤。數(shù)據(jù)首先被編程至每個(gè)存儲(chǔ)器單元存儲(chǔ)1位的二進(jìn)制存儲(chǔ)器單元中。此后，數(shù)據(jù)被重新編程至每個(gè)存儲(chǔ)器單元存儲(chǔ)3位的多態(tài)存儲(chǔ)器單元中。在將數(shù)據(jù)編程至每個(gè)存儲(chǔ)器單元存儲(chǔ)3位的多態(tài)存儲(chǔ)器單元中之后，讀取經(jīng)編程的數(shù)據(jù)并且將經(jīng)編程的數(shù)據(jù)與存儲(chǔ)在二進(jìn)制存儲(chǔ)器單元中的數(shù)據(jù)進(jìn)行比較以驗(yàn)證編程的正確性。如果發(fā)現(xiàn)了差異，則認(rèn)為多態(tài)存儲(chǔ)器單元的塊被損壞，并且因此退出未來使用。然后，將數(shù)據(jù)重新編程至別處。雖然該處理是有用的，但是其不滿足所有問題并且可能是昂貴的，因?yàn)橄到y(tǒng)在對(duì)多態(tài)存儲(chǔ)器單元編程之前需要保持存儲(chǔ)器單元的塊以最初存儲(chǔ)數(shù)據(jù)。另外，該處理導(dǎo)致性能損失并且需要大量的編程/擦除周期。
【附圖說明】
[0009]圖1是NAND串的俯視圖；
[0010]圖2是NAND串的等效電路圖；
[0011]圖3是非易失性存儲(chǔ)器系統(tǒng)的框圖；
[0012]圖4是示出了存儲(chǔ)器陣列的一種實(shí)施方式的框圖；
[0013]圖5是示出了感測(cè)塊的一種實(shí)施方式的框圖；
[0014]圖6示出了示例性的一組閾值電壓分布并且示出了示例編程處理；
[0015]圖7示出了示例性的一組閾值電壓分布并且示出了示例編程處理；
[0016]圖8A至圖8C不出了閾值電壓分布的不例和不例編程處理；
[0017]圖9是示出了閾值電壓分布與存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)之間的關(guān)系的示例的表格；
[0018]圖10是描述用于操作非易失性存儲(chǔ)裝置的處理的一種實(shí)施方式的流程圖；
[0019]圖11是描述用于對(duì)非易失性存儲(chǔ)裝置進(jìn)行編程的處理的一種實(shí)施方式的流程圖；
[0020]圖12是描述用于執(zhí)行非易失性存儲(chǔ)裝置的編程操作的處理的一種實(shí)施方式的流程圖；
[0021]圖13是示出了包括存儲(chǔ)器管芯和控制器電路的系統(tǒng)的一種實(shí)施方式的框圖；
[0022]圖14是示出了包括存儲(chǔ)器管芯、包括多個(gè)存儲(chǔ)器管芯和控制器電路的系統(tǒng)的一種實(shí)施方式的框圖；
[0023]圖15是示出了存儲(chǔ)器管芯上的數(shù)據(jù)頁彼此之間以及其各自的字線的示意性布置的圖；
[0024]圖16是示出了當(dāng)對(duì)頁進(jìn)行編程時(shí)保存位于該頁附近的數(shù)據(jù)的方法的一種實(shí)施方式的流程圖；
[0025]圖17是示出了當(dāng)對(duì)頁進(jìn)行編程時(shí)保存位于該頁附近的數(shù)據(jù)的方法的一種實(shí)施方式的流程圖；
[0026]圖18示出了跟蹤數(shù)據(jù)的哪些頁在寄存器中被組合的表格；
[0027]圖19是示出了以下方法的一種實(shí)施方式的流程圖:該方法通過將附近數(shù)據(jù)與來自其他存儲(chǔ)器管芯的數(shù)據(jù)進(jìn)行組合來保存當(dāng)對(duì)一個(gè)存儲(chǔ)器管芯上的頁進(jìn)行編程時(shí)位于該頁附近的數(shù)據(jù)；
[0028]圖20是示出了在其中存儲(chǔ)器單元被視為不適當(dāng)?shù)乇痪幊痰拈撝惦妷簠^(qū)域的曲線圖；
[0029]圖21是示出了以下方法的一種實(shí)施方式的流程圖:該方法確定一組存儲(chǔ)器單元中的太多存儲(chǔ)器單元是否已經(jīng)不適當(dāng)?shù)乇痪幊蹋?br>[0030]圖22是示出了當(dāng)對(duì)頁進(jìn)行編程時(shí)保存位于該頁附近的數(shù)據(jù)的方法的一種實(shí)施方式的流程圖；
[0031]圖23是示出了保存要被編程的頁附近的數(shù)據(jù)的方法的一種實(shí)施方式的流程圖；
[0032]圖24是示出了以下方法的一種實(shí)施方式的流程圖:當(dāng)在編程操作的有序序列期間對(duì)下頁進(jìn)行編程時(shí)，該方法保存位于該下頁附近的數(shù)據(jù)；
[0033]圖25是示出了以下方法的一種實(shí)施方式的流程圖:當(dāng)在有序的編程操作的有序序列期間對(duì)上頁進(jìn)行編程時(shí)，該方法保存位于該上頁附近的數(shù)據(jù)；
[0034]圖26是示出了以下方法的一種實(shí)施方式的流程圖:當(dāng)在編程操作的隨機(jī)序列期間對(duì)下頁進(jìn)行編程時(shí)，該方法保存位于該下頁附近的數(shù)據(jù)；以及
[0035]圖27是示出了以下方法的一種實(shí)施方式的流程圖:當(dāng)在編程操作的隨機(jī)序列期間對(duì)上頁進(jìn)行編程時(shí)，該方法保存位于該上頁附近的數(shù)據(jù)。
【具體實(shí)施方式】
[0036]在本文中描述以下系統(tǒng)和方法:出于驗(yàn)證的目的，通過所述系統(tǒng)和方法，可以將數(shù)據(jù)內(nèi)部地或外部地保存至存儲(chǔ)器電路，使得如果所述數(shù)據(jù)的編程操作在存儲(chǔ)器電路的某個(gè)區(qū)域上失敗，則通過一個(gè)或更多個(gè)副本保存的數(shù)據(jù)可以在存儲(chǔ)器電路上的其他地方被編程。在一些實(shí)施方式中，存儲(chǔ)器電路的失敗區(qū)域，其可以是頁、塊、一個(gè)或更多個(gè)字線或者某個(gè)其他大小的區(qū)域，可以被標(biāo)記以防止將來的編程嘗試。如果編程操作成功，則保存的數(shù)據(jù)的全部或一部分可以從冗余存儲(chǔ)中釋放。
[0037]例如，在檢測(cè)到字線之間的可能的短路(或其他缺陷)的情況下，本技術(shù)的一些實(shí)施方式可以保存與正在被編程的頁物理上靠近的頁上的數(shù)據(jù)。該數(shù)據(jù)可以被保存在外部數(shù)據(jù)鎖存器、控制器RAM、NAND存儲(chǔ)器上的其他位置或其他地方上。無論存儲(chǔ)器中的頁順序地被編程還是隨機(jī)被編程，都可以使用本技術(shù)的實(shí)施方式。
[0038]在存儲(chǔ)器電路包括多個(gè)存儲(chǔ)器管芯的實(shí)施方式中，用于保存數(shù)據(jù)頁的方法可以包括使用一個(gè)或更多個(gè)異或(X0R)運(yùn)算(或其他邏輯/數(shù)學(xué)運(yùn)算)以為了更高效的存儲(chǔ)而對(duì)數(shù)據(jù)進(jìn)行組合或壓縮。具體地，當(dāng)一個(gè)或更多個(gè)這些區(qū)域的全部或一部分正在被編程時(shí)，可以通過存儲(chǔ)器管芯上或存儲(chǔ)器管芯外的一個(gè)或更多個(gè)X0R運(yùn)算(或其他邏輯/數(shù)學(xué)運(yùn)算)將每個(gè)管芯的相對(duì)應(yīng)的區(qū)域組合到一起。在編程操作完成之后，為了驗(yàn)證編程操作成功，系統(tǒng)可以讀取被編程的數(shù)據(jù)頁和/或新被編程的頁周圍的數(shù)據(jù)。如果這些讀取操作中的任何讀取操作失敗，則系統(tǒng)可以通過當(dāng)前未被編程的區(qū)域?qū)Υ鎯?chǔ)的數(shù)據(jù)執(zhí)行一次或更多次X0R運(yùn)算(或其他邏輯/數(shù)學(xué)運(yùn)算)，從而恢復(fù)待編程的原始數(shù)據(jù)的安全副本。然后，系統(tǒng)可以定位存儲(chǔ)器的如下空閑區(qū)域:在該空閑區(qū)域上對(duì)保存的副本進(jìn)行編程。在實(shí)施方式中，在成功的編程操作或成功的數(shù)據(jù)恢復(fù)之后，可以擦除所保存的副本。
[0039]現(xiàn)在將參照附于本文的附圖來描述實(shí)施方式。
[0040]可以用于實(shí)現(xiàn)本文中描述的技術(shù)的非易失性存儲(chǔ)系統(tǒng)的一個(gè)示例是使用NAND結(jié)構(gòu)的閃速存儲(chǔ)器系統(tǒng)，該NAND結(jié)構(gòu)包括夾在兩個(gè)選擇柵極之間串聯(lián)布置多個(gè)晶體管。串聯(lián)晶體管和選擇柵極被稱為NAND串。圖1是示出了一個(gè)NAND串的俯視圖。圖2是其等效電路。圖1和圖2中示出的NAND串包括夾在第一(漏極側(cè))選擇柵極120與第二(源極側(cè))選擇柵極122之間的4個(gè)串聯(lián)的晶體管100、102、104和106。選擇柵極120將NAND串經(jīng)由位線接觸部(bit line contact) 126連接至位線。選擇柵極122將NAND串連接至源極線128。通過向選擇線S⑶施加適當(dāng)?shù)碾妷簛砜刂七x擇柵極120。通過向選擇線SGS施加適當(dāng)?shù)碾妷簛砜刂七x擇柵極122。晶體管100、102、104和106中的每一個(gè)具有控制柵極和浮置柵極。例如，晶體管100具有控制柵極100CG和浮置柵極100FG。晶體管102包括控制柵極102CG和浮置柵極102FG。晶體管104包括控制柵極104CG和浮置柵極104FG。晶體管106包括控制柵極106CG和浮置柵極106FG?？刂茤艠O100CG連接至字線WL3，控制柵極102CG連接至字線WL2，控制柵極104CG連接至字線WL1，以及控制柵極106CG連接至字線WL0。
[0041]注意，雖然圖1和圖2示出了 NAND串中的4個(gè)存儲(chǔ)器單元，但是使用4個(gè)存儲(chǔ)器單元僅被提供為示例。NAND串可以具有少于4個(gè)存儲(chǔ)器單元或多于4個(gè)存儲(chǔ)器單元。例如，一些NAND串將包括8個(gè)存儲(chǔ)器單元、16個(gè)存儲(chǔ)器單元、32個(gè)存儲(chǔ)器單元、64個(gè)存儲(chǔ)器單元、128個(gè)存儲(chǔ)器單元等。本文中的討論不限于NAND串中的存儲(chǔ)器單元的任意特定數(shù)量。一種實(shí)施方式使用具有66個(gè)存儲(chǔ)器單元的NAND串，其中，64個(gè)存儲(chǔ)器單元用于存儲(chǔ)數(shù)據(jù)，而2個(gè)存儲(chǔ)器單元由于其不存儲(chǔ)數(shù)據(jù)而被稱為偽存儲(chǔ)器單元。
[0042]使用NAND結(jié)構(gòu)的閃速存儲(chǔ)器系統(tǒng)的典型架構(gòu)包括若干NAND串。每個(gè)NAND串通過其由選擇線SGS控制的源極選擇柵極被連接至公共源極線并且通過其由選擇線SGD控制的漏極選擇柵極被連接至其相關(guān)聯(lián)的位線。每條位線和經(jīng)由位線接觸部連接至該位線的相應(yīng)的NAND串包括存儲(chǔ)器單元陣列的列。位線由多個(gè)NAND串共享。通常，位線沿垂直于字線的方向在NAND串之上延伸并且被連接至靈敏放大器。
[0043]在下面的美國(guó)專利/專利申請(qǐng)中提供了 NAND型閃速存儲(chǔ)器及其操作的相關(guān)示例:美國(guó)專利N0.5，570，315 ;美國(guó)專利N0.5，774，397 ;美國(guó)專利N0.6，046，935 ;美國(guó)專利N0.6，456，528 ;以及美國(guó)專利公開N0.US2003/0002348，這些專利/專利申請(qǐng)全部通過引用被合并到本文中。
[0044]除了 NAND閃速存儲(chǔ)器以外，還可以使用其他類型的非易失性存儲(chǔ)裝置。例如，非易失性存儲(chǔ)器裝置還通過使用介電層用于存儲(chǔ)電荷的存儲(chǔ)器單元來制造。使用介電層代替先前描述的導(dǎo)電浮置柵極元件。以下文獻(xiàn)中已經(jīng)描述了利用電介質(zhì)存儲(chǔ)元件的這樣的存儲(chǔ)器裝置:Eitan 等人，“NR0M:A Novel Localized Trapping, 2~Bit Nonvolatile MemoryCell，，，IEEE電子器件快報(bào)，第21卷，第11期，第543頁至545頁，2000年11月。0N0介電層跨源極擴(kuò)散和漏極擴(kuò)散之間的溝道而延伸。一個(gè)數(shù)據(jù)位的電荷被定位在靠近漏極的介電層中，而其他數(shù)據(jù)位的電荷被定位在靠近源極的介電層中。美國(guó)專利N0.5，768，192和美國(guó)專利N0.6，011，725公開了具有夾在兩個(gè)二氧化硅層之間的俘獲電介質(zhì)的非易失性存儲(chǔ)器單元。多態(tài)數(shù)據(jù)存儲(chǔ)通過分別讀取電介質(zhì)內(nèi)的空間上分開的電荷存儲(chǔ)區(qū)的二進(jìn)制狀態(tài)來實(shí)現(xiàn)。也可以使用基于M0N0S或TAN0S類型的結(jié)構(gòu)或納米晶體的非易失性存儲(chǔ)裝置。也可以使用其他類型的非易失性存儲(chǔ)裝置。
[0045]圖3示出了具有用于對(duì)存儲(chǔ)器單元(例如，NAND多態(tài)閃速存儲(chǔ)器)的頁(或其他單位)并行地進(jìn)行讀取和編程的讀/寫電路的存儲(chǔ)器裝置210。存儲(chǔ)裝置210可以包括一個(gè)或更多個(gè)存儲(chǔ)器管芯212。存儲(chǔ)器管芯(或集成電路)212包括存儲(chǔ)器單元200、控制電路220以及讀/寫電路230A和230B的陣列(二維或三維)。在一種實(shí)施方式中，在陣列的相對(duì)側(cè)上以對(duì)稱方式來實(shí)現(xiàn)各種外圍電路對(duì)存儲(chǔ)器陣列200的訪問，使得每一側(cè)上的訪問線和電路的密度減少一半。讀/寫電路230A和230B包括多個(gè)感測(cè)塊300，感測(cè)塊300使得能夠?qū)Υ鎯?chǔ)器單元的頁并行地進(jìn)行讀取或編程。存儲(chǔ)器陣列200能夠經(jīng)由行解碼器240A和行解碼器240B通過字線以及經(jīng)由列解碼器242A和列解碼器242B通過位線尋址。字線和位線是控制線的示例。在典型的實(shí)施方式中，控制器244包括在與一個(gè)或更多個(gè)存儲(chǔ)器管芯212相同的存儲(chǔ)器裝置210 (例如，可移除存儲(chǔ)卡或封裝)中。命令和數(shù)據(jù)經(jīng)由線232在主機(jī)與控制器244之間傳輸以及經(jīng)由線234在控制器與一個(gè)或更多個(gè)存儲(chǔ)器管芯212之間傳輸。
[0046]控制電路220與讀/寫電路230A和230B協(xié)作以對(duì)存儲(chǔ)器陣列200執(zhí)行存儲(chǔ)器操作。控制電路220包括狀態(tài)機(jī)222、片上地址解碼器224和電力控制模塊226。狀態(tài)機(jī)222提供存儲(chǔ)器操作的管芯級(jí)控制。片上地址解碼器224提供由主機(jī)或存儲(chǔ)器控制器使用的地址與由解碼器240A、240B、242A和242B使用的硬件地址之間的地址接口。電力控制模塊226對(duì)在存儲(chǔ)器操作期間提供給字線和位線的電力和電壓進(jìn)行控制。在一種實(shí)施方式中，電力控制模塊226包括可以產(chǎn)生比供電電壓大的電壓的一個(gè)或更多個(gè)電荷栗?？刂齐娐?20向行解碼器240A和行解碼器240B以及列解碼器242A和列解碼器242B提供地址線ADDR。列解碼器242A和列解碼器242B經(jīng)由被標(biāo)記為數(shù)據(jù)I/O的信號(hào)線向控制器244提供數(shù)據(jù)。溫度傳感器228可以是本鄰域已知的模擬或數(shù)字溫度傳感器。
[0047]在一種實(shí)施方式中，控制器244在與存儲(chǔ)器管芯212不同的管芯(或集成電路)上來實(shí)現(xiàn)。在一些實(shí)施方式中，控制器244與主機(jī)并且與控制電路220以及解碼器接駁。