1供應(yīng)的掃描信號(hào)而按水平線單位被驅(qū)動(dòng)。掃描線驅(qū)動(dòng)電路120通過(guò)使移位寄存器121與柵極時(shí)鐘信號(hào)GCK1，GCK2同步地將柵極起始脈沖信號(hào)GST依次移位，空開(kāi)規(guī)定的時(shí)間間隔將掃描信號(hào)分別輸出到掃描線GLl，GL2，‘"，GLn。另外，掃描線驅(qū)動(dòng)電路120具有如下功能:在進(jìn)行從移位寄存器的全部輸出端子同時(shí)輸出高電平的輸出信號(hào)的全導(dǎo)通動(dòng)作時(shí)，基于柵極全導(dǎo)通控制信號(hào)GA0N，將供應(yīng)到掃描線GL1，GL2，…，GLn的掃描信號(hào)全部設(shè)定為高電平(規(guī)定的信號(hào)電平)。掃描線驅(qū)動(dòng)電路120包括與上述的像素用薄膜晶體管TC形成在同一玻璃基板上的周邊電路用薄膜晶體管。該周邊電路用薄膜晶體管與像素用薄膜晶體管TC同樣，是η溝道型場(chǎng)效應(yīng)晶體管。
[0078]信號(hào)線驅(qū)動(dòng)電路130具備移位寄存器131。信號(hào)線驅(qū)動(dòng)電路130通過(guò)與源極時(shí)鐘信號(hào)SCK1，SCK2同步地將源極起始脈沖信號(hào)SST依次移位，依次選擇信號(hào)線選擇用薄膜晶體管TS1，TS2，…，TSm，經(jīng)由信號(hào)線選擇用薄膜晶體管TS1，TS2，…，TSm，將向各像素部PIX供應(yīng)與像素值(灰度級(jí)值)對(duì)應(yīng)的電壓的數(shù)據(jù)信號(hào)VS IG輸出到信號(hào)線SL1，SL2，…，SLm。在該情況下，信號(hào)線驅(qū)動(dòng)電路130將1個(gè)水平線的量的數(shù)據(jù)信號(hào)VSIG經(jīng)由通過(guò)信號(hào)線選擇用薄膜晶體管TS1，TS2，…，TSm選擇的信號(hào)線SL1，SL2，…，SLm供應(yīng)到各像素部PIX。
[0079]信號(hào)線驅(qū)動(dòng)電路130具有如下功能:在全導(dǎo)通動(dòng)作時(shí)，基于源極全導(dǎo)通控制信號(hào)SA0N，由信號(hào)線選擇用薄膜晶體管TS1，TS2，…，TSm將信號(hào)線SL1，SL2，…，SLm全部選擇而將其設(shè)定為高電平(規(guī)定的信號(hào)電平)。另外，信號(hào)線驅(qū)動(dòng)電路130與掃描線驅(qū)動(dòng)電路120同樣，包括與像素用薄膜晶體管TC形成在同一玻璃基板上的周邊電路用薄膜晶體管。
[0080]此外，在本實(shí)施方式中，掃描線驅(qū)動(dòng)電路120和信號(hào)線驅(qū)動(dòng)電路130設(shè)為與像素用薄膜晶體管TC形成在同一玻璃基板上，但不限于此例，也可以僅將掃描線驅(qū)動(dòng)電路120與像素用薄膜晶體管TC形成在同一玻璃基板上，而從具備信號(hào)線驅(qū)動(dòng)電路130的功能的外部的IC(Integrated Circuit:集成電路)供應(yīng)數(shù)據(jù)信號(hào)。另外，還可以僅將信號(hào)線驅(qū)動(dòng)電路130與像素用薄膜晶體管TC形成在同一玻璃基板上，而在外部具備掃描線驅(qū)動(dòng)電路120。
[0081]顯示控制電路140用于生成為使顯示部110顯示圖像而需要的各種控制信號(hào)，并將其供應(yīng)到掃描線驅(qū)動(dòng)電路120和信號(hào)線驅(qū)動(dòng)電路130。在本實(shí)施方式中，顯示控制電路140在圖像的顯示期間中生成用于使顯示部110顯示圖像的控制信號(hào)并將其供應(yīng)到掃描線驅(qū)動(dòng)電路120和信號(hào)線驅(qū)動(dòng)電路130。例如，顯示控制電路140生成上述的柵極時(shí)鐘信號(hào)GCK1，GCK2、源極時(shí)鐘信號(hào)SCK1，SCK2、柵極起始脈沖信號(hào)GST、源極起始脈沖信號(hào)SST、柵極全導(dǎo)通控制信號(hào)GAON、源極全導(dǎo)通控制信號(hào)SAON、數(shù)據(jù)信號(hào)VSIG等。
[0082]電源電路150用于供應(yīng)掃描線驅(qū)動(dòng)電路120和信號(hào)線驅(qū)動(dòng)電路130的動(dòng)作電源電壓(VDD、VH，VL等)。在電源電路150與掃描線驅(qū)動(dòng)電路120之間的電源配線上形成有電容C120，在電源電路150與信號(hào)線驅(qū)動(dòng)電路130之間的電源配線上形成有電容C130。
[0083]接著，參照?qǐng)D2來(lái)說(shuō)明第1實(shí)施方式中的移位寄存器121的構(gòu)成。圖2是示出第1實(shí)施方式中的移位寄存器121的構(gòu)成例的概略框圖。如圖2所示，移位寄存器121具備與多個(gè)掃描線GL1，GL2，GL3，…，GLn對(duì)應(yīng)的多個(gè)移位寄存器單位電路12^,1212,1213,.-, 121n。該多個(gè)移位寄存器單位電路12h，1212,1213,..., 121n是級(jí)聯(lián)連接的。
[0084]多個(gè)移位寄存器單位電路12111212,1213,-,12^均具有同樣的構(gòu)成，以下，為了方便，意在指移位寄存器單位電路121^1212,1213，中的任一個(gè)時(shí)，將其總稱為“移位寄存器單位電路1211”。移位寄存器單位電路1211具備時(shí)鐘端子CK，CKB、置位端子SET、輸出端子OUT、全導(dǎo)通控制端子AON，Α0ΝΒ。
[0085]多個(gè)移位寄存器單位電路121^1212,1213,".，121η*的奇數(shù)級(jí)的移位寄存器單位電路的時(shí)鐘端子CK上被輸入柵極時(shí)鐘信號(hào)GCK1，時(shí)鐘端子CKB上被輸入柵極時(shí)鐘信號(hào)GCK2。相反地，偶數(shù)級(jí)的移位寄存器單位電路的時(shí)鐘端子CK上被輸入柵極時(shí)鐘信號(hào)GCK2，時(shí)鐘端子CKB上被輸入柵極時(shí)鐘信號(hào)GCK1。多個(gè)移位寄存器單位電路121^1212,1213，-.，121η的全導(dǎo)通控制端子AON上被輸入柵極全導(dǎo)通控制信號(hào)G AON，全導(dǎo)通控制端子Α0ΝΒ上被輸入作為柵極全導(dǎo)通控制信號(hào)GA0N的反相信號(hào)的柵極全導(dǎo)通控制信號(hào)GA0NB。另外，多個(gè)移位寄存器單位電路12^,1212,1213, ".，121η中的第1級(jí)的移位寄存器單位電路12h的置位端子SET上被輸入柵極起始脈沖信號(hào)GST，第2級(jí)以后的移位寄存器單位電路的置位端子SET上分別被輸入前級(jí)的移位寄存器單位電路的輸出信號(hào)。
[0086]包括多級(jí)的移位寄存器單位電路121^1212,1213^-,12^的移位寄存器121在從顯示控制電路140接收到柵極起始脈沖信號(hào)GST時(shí)，基于柵極時(shí)鐘信號(hào)GCK1，GCK2實(shí)施移位動(dòng)作，向掃描線GL1，GL2，GL3，…，GLn依次輸出柵極信號(hào)Gl，G2，G3，…，Gn。在本實(shí)施方式中，柵極時(shí)鐘信號(hào)GCK1的相位與柵極時(shí)鐘信號(hào)GCK2的相位如后述的圖4所示，相互差了 180度。另外，以柵極時(shí)鐘信號(hào)GCK1與柵極時(shí)鐘信號(hào)GCK2不會(huì)同時(shí)成為高電平的方式設(shè)定了它們的低電平的區(qū)間。不過(guò)，柵極時(shí)鐘信號(hào)GCK1與柵極時(shí)鐘信號(hào)GCK2的相位差不限于180°，時(shí)鐘信號(hào)CK1和時(shí)鐘信號(hào)CK2只要高電平的期間相互不重復(fù)即可，可以是任意的時(shí)鐘信號(hào)。另外，根據(jù)柵極時(shí)鐘信號(hào)GCK1和柵極時(shí)鐘信號(hào)GCK2的各邏輯(正邏輯/負(fù)邏輯)，上述的不重復(fù)的期間的各信號(hào)電平可以是任意的。對(duì)于源極時(shí)鐘信號(hào)SCK1，SCK2也是同樣的。
[0087]接著，參照?qǐng)D3來(lái)說(shuō)明本實(shí)施方式中的移位寄存器單位電路1211的構(gòu)成。圖3是示出第1實(shí)施方式中的移位寄存器單位電路1211的構(gòu)成例的電路圖。
[0088]移位寄存器單位電路1211具備:作為η溝道型場(chǎng)效應(yīng)晶體管的薄膜晶體管T1，T2，Τ3，Τ4，Τ5，Τ6，Τ7;以及電阻R1。薄膜晶體管Τ1的漏極上被提供電源電壓VDD，其柵極連接到時(shí)鐘端子CKB。時(shí)鐘端子CKB上被輸入柵極時(shí)鐘信號(hào)GCK2。薄膜晶體管Τ1在輸入到時(shí)鐘端子CKB的柵極時(shí)鐘信號(hào)GCK2成為了高電平時(shí)，將以其柵極電壓為基準(zhǔn)而下降了薄膜晶體管Τ1的閾值電壓V th的電壓從源極輸出。
[0089]電阻R1的一端連接到薄膜晶體管Tl的源極，其另一端連接到薄膜晶體管T2的漏極。電阻R1的電阻值設(shè)定為較高的值，從而使得在薄膜晶體管Τ1和薄膜晶體管Τ2這兩者均導(dǎo)通的狀態(tài)下，薄膜晶體管Τ2的漏極電壓成為低電平。
[0090]此外，也可以調(diào)換電阻R1的配置位置和薄膜晶體管Τ1的配置位置。具體地說(shuō)，也可以是電源電壓VDD提供給電阻R1的一端，薄膜晶體管Τ1的漏極連接到電阻R1的另一端，薄膜晶體管Τ2的漏極連接到薄膜晶體管Τ1的源極。
[0091]薄膜晶體管Τ2的源極連接到接地節(jié)點(diǎn)(規(guī)定電位節(jié)點(diǎn))，其柵極連接到置位端子SET。置位端子SET上被輸入柵極起始脈沖信號(hào)GST或者前級(jí)的移位寄存器單位電路的輸出信號(hào)。具體地說(shuō)，第1級(jí)的移位寄存器單位電路12h的置位端子SET上被輸入柵極起始脈沖信號(hào)GST，第2級(jí)以后的移位寄存器單位電路1212，1213，...，121n的置位端子SET上分別被輸入前級(jí)的移位寄存器單位電路的輸出信號(hào)。薄膜晶體管T2在輸入到置位端子SET的信號(hào)成為了高電平時(shí)成為導(dǎo)通狀態(tài)，從其漏極輸出與接地電壓VSS相當(dāng)?shù)牡碗娖健?br>[0092]薄膜晶體管T3的漏極連接到全導(dǎo)通控制端子Α0ΝΒ，其柵極連接到置位端子SET。全導(dǎo)通控制端子Α0ΝΒ上被輸入作為柵極全導(dǎo)通控制信號(hào)GA0N的反相信號(hào)的柵極全導(dǎo)通控制信號(hào)GA0NB。薄膜晶體管T3在輸入到置位端子SET的柵極起始脈沖信號(hào)GST或者前級(jí)的移位寄存器單位電路的輸出信號(hào)成為了高電平時(shí)，將以其柵極電壓為基準(zhǔn)而下降了薄膜晶體管T3的閾值電壓Vth的電壓從源極輸出。
[0093]薄膜晶體管T4的漏極連接到薄膜晶體管T3的源極，其柵極連接到薄膜晶體管T2的漏極與電阻R1之間的連接點(diǎn)，其源極連接到接地節(jié)點(diǎn)。薄膜晶體管T4在薄膜晶體管T2與電阻R1之間的連接點(diǎn)的信號(hào)電平成為了高電平時(shí)成為導(dǎo)通狀態(tài)，從其漏極輸出與接地電壓VSS相當(dāng)?shù)牡碗娖健?br>[0094]薄膜晶體管T5(第1輸出晶體管)的漏極連接到時(shí)鐘端子CK，其柵極連接到薄膜晶體管Τ3的源極與薄膜晶體管Τ4的漏極之間的連接點(diǎn)，其源極連接到輸出端子OUT。時(shí)鐘端子CK上被輸入柵極時(shí)鐘信號(hào)GCK1。薄膜晶體管T5在薄膜晶體管T3的源極與薄膜晶體管T4的漏極之間的連接點(diǎn)的信號(hào)電平成為了高電平時(shí)，將輸入到時(shí)鐘端子CK的柵極時(shí)鐘信號(hào)GCK1的信號(hào)電平傳送到輸出端子OUT。此時(shí)，由于基于例如薄膜晶體管T5的柵極與源極之間的寄生電容的自舉效應(yīng)，柵極時(shí)鐘信號(hào)GCK1的高電平以不會(huì)產(chǎn)生由薄膜晶體管T5的閾值電壓Vth導(dǎo)致的電壓下降的狀態(tài)通過(guò)薄膜晶體管T5供應(yīng)到輸出端子OUT。
[0095]薄膜晶體管T6(第2輸出晶體管)的漏極連接到輸出端子OUT，其柵極連接到薄膜晶體管T2的漏極與電阻R1之間的連接點(diǎn)，其源極連接到接地節(jié)點(diǎn)。薄膜晶體管T6在薄膜晶體管T2的漏極與電阻R1之間的連接點(diǎn)的信號(hào)電平成為了高電平時(shí)成為導(dǎo)通狀態(tài)，從其漏極向輸出端子OUT輸出與接地電壓VSS相當(dāng)?shù)牡碗娖健?br>[0096]薄膜晶體管T7的漏極上被供應(yīng)電源電壓VDD，其柵極連接到全導(dǎo)通控制端子Α0Ν，其源極連接到輸出端子OUT。全導(dǎo)通控制端子Α0Ν上被輸入柵極全導(dǎo)通控制信號(hào)GA0N。薄膜晶體管T7在輸入到全導(dǎo)通控制端子Α0Ν的柵極全導(dǎo)通控制信號(hào)GA0N成為了高電平時(shí)，將以其柵極電壓(柵極全導(dǎo)通控制信號(hào)GA0N的高電平)為基準(zhǔn)而下降了薄膜晶體管T7的閾值電壓Vth的電壓從源極輸出到輸出端子OUT。
[0097]此外，也可以是以所謂的連接成二極管的形式具備薄膜晶體管T7。具體地說(shuō)，也可以是將薄膜晶體管T7的柵極連接到漏極，將其源極連接到輸出端子0UT，向薄膜晶體管T7的柵極與漏極的連接點(diǎn)輸入柵極全導(dǎo)通控制信號(hào)AON。
[0098]在本實(shí)施方式中，上述的薄膜晶體管T3的源極與薄膜晶體管T4的漏極之間的連接點(diǎn)形成節(jié)點(diǎn)N1，電阻R1與薄膜晶體管T2的漏極之間的連接點(diǎn)形成節(jié)點(diǎn)N2。另外，在本實(shí)施方式中，薄膜晶體管T5構(gòu)成:第1輸出晶體管，其電流路連接到被提供時(shí)鐘信號(hào)CK1的時(shí)鐘端子CK與輸出端子OUT之間。另外，薄膜晶體管T6構(gòu)成:第2輸出晶體管，其電流路連接到輸出端子OUT與接地節(jié)點(diǎn)(規(guī)定電位節(jié)點(diǎn))之間。另外，薄膜晶體管T7構(gòu)成:設(shè)定部1211A，其在輸入到用于將多個(gè)移位寄存器單位電路121^1212,1213，...，121?的輸出信號(hào)的信號(hào)電平設(shè)定為高電平(規(guī)定的信號(hào)電平)的全導(dǎo)通控制端子AON的柵極全導(dǎo)通控制信號(hào)GA0N為激活的情況下，將輸出端子OUT的信號(hào)電平設(shè)定為高電平(規(guī)定的信號(hào)電平)。
[0099]另外，在本實(shí)施方式中，薄膜晶體管T3構(gòu)成:第1輸出控制部1211B，其在輸入到全導(dǎo)通控制端子Α0ΝΒ的柵極全導(dǎo)通控制信號(hào)GA0NB為激活的情況下，將柵極全導(dǎo)通控制信號(hào)GA0NB的信號(hào)電平提供給薄膜晶體管T5的控制電極從而使薄膜晶體管T5截止，在柵極全導(dǎo)通控制信號(hào)GA0NB為非激活的情況下，響應(yīng)輸入到置位端子SET的輸入信號(hào)而使薄膜晶體管T5導(dǎo)通。另外，薄膜晶體管T1，T2，T4和電阻R1構(gòu)成:第2輸出控制部1211C，其在輸入到全導(dǎo)通控制端子ΑΟΝ,ΑΟΝΒ的柵極全導(dǎo)通控制信號(hào)GA0N，GA0NB為激活的情況下，使薄膜晶體管Τ6截止，在柵極全導(dǎo)通控制信號(hào)GA0N，GA0NB為非激活的情況下，響應(yīng)接著柵極時(shí)鐘信號(hào)GCK1的柵極時(shí)鐘信號(hào)GCK2或者與柵極時(shí)鐘信號(hào)GCK1同步的信號(hào)而使薄膜晶體管T5截止并且使薄膜晶體管T6導(dǎo)通。此外，在本實(shí)施方式中，顯示控制電路140生成柵極時(shí)鐘信號(hào)GCK1和柵極時(shí)鐘信號(hào)GCK2并將其供應(yīng)到掃描線驅(qū)動(dòng)電路120，但也可以是從供應(yīng)到掃描線驅(qū)動(dòng)電路120的1個(gè)時(shí)鐘信號(hào)以派生的方式在掃描線驅(qū)動(dòng)電路120內(nèi)部生成柵極時(shí)鐘信號(hào)GCK1和柵極時(shí)鐘信號(hào)GCK2。上述的“與柵極時(shí)鐘信號(hào)GCK1同步的信號(hào)”是與從1個(gè)時(shí)鐘信號(hào)在掃描線驅(qū)動(dòng)電路120內(nèi)部與柵極時(shí)鐘信號(hào)GCK1—起以派生的方式生成的情況下的柵極時(shí)鐘信號(hào)GCK2相當(dāng)?shù)男盘?hào)。即，柵極時(shí)鐘信號(hào)GCK1和柵極時(shí)鐘信號(hào)GCK2的生成方法是任意的，可以在掃描線驅(qū)動(dòng)電路120的外部生成，也可以在掃描線驅(qū)動(dòng)電路120的內(nèi)部生成。
[0100]具有這樣的構(gòu)成的移位寄存器單位電路1211在表觀上是以與輸入到時(shí)鐘端子CKB的柵極時(shí)鐘信號(hào)GCK2同步的定時(shí)將輸入到置位端子SET的信號(hào)取入，將該取入的信號(hào)以與輸入到時(shí)鐘端子CK的柵極時(shí)鐘信號(hào)GCK1同步的定時(shí)傳輸?shù)捷敵龆俗覱UT。由此，移位寄存器單位電路1211作為所謂的主從型的觸發(fā)器發(fā)揮功能。
[0101]接著，說(shuō)明信號(hào)線驅(qū)動(dòng)電路130。
[0102]信號(hào)線驅(qū)動(dòng)電路130所具備的移位寄存器131基本上具有與掃描線驅(qū)動(dòng)電路120所具備的移位寄存器121同樣的構(gòu)成，但在具備與m條信號(hào)線SL1，SL2，…，SLm對(duì)應(yīng)的m級(jí)移位寄存器單位電路這一點(diǎn)上與掃描線驅(qū)動(dòng)電路120的移位寄存器121不同。構(gòu)成移位寄存器131的移位寄存器單位電路的構(gòu)成與圖3所示的移位寄存器單位電路1211是同樣的。
[0103]不過(guò)，在圖3所示的移位寄存器單位電路1211的構(gòu)成中，是構(gòu)成移位寄存器131的奇數(shù)級(jí)的移位寄存器單位電路的時(shí)鐘端子CK上被輸入源極時(shí)鐘信號(hào)SCK1，時(shí)鐘端子CKB上被輸入源極時(shí)鐘信號(hào)SCK2，相反地，偶數(shù)級(jí)的移位寄存器單位電路的時(shí)鐘端子CK上被輸入源極時(shí)鐘信號(hào)SCK2，時(shí)鐘端子CKB上被輸入源極時(shí)鐘信號(hào)SCK1。
[0104]另外，構(gòu)成信號(hào)線驅(qū)動(dòng)電路130的m級(jí)移位寄存器單位電路的全導(dǎo)通控制端子Α0Ν上被輸入源極全導(dǎo)通控制信號(hào)SA0N，源極全導(dǎo)通控制端子Α0ΝΒ上被輸入作為源極全導(dǎo)通控制信號(hào)SAON的反相信號(hào)的源極全導(dǎo)通控制信號(hào)SAONB。另外，構(gòu)成信號(hào)線驅(qū)動(dòng)電路130的m級(jí)移位寄存器單位電路中的第1級(jí)的移位寄存器單位電路的置位端子SET上被輸入源極起始脈沖信號(hào)SST，第2級(jí)以后的移位寄存器單位電路的置位端子SET上分別被輸入前級(jí)的移位寄存器單位電路的輸出信號(hào)。
[0105]構(gòu)成移位寄存器131的m級(jí)移位寄存器單位電路在從顯示控制電路140接收到源極起始脈沖信號(hào)SST時(shí)，基于源極時(shí)鐘信號(hào)SCK1，SCK2實(shí)施移位動(dòng)作，向信號(hào)線選擇用薄膜晶體管TS1，TS2，…，TSm的各柵極依次輸出選擇信號(hào)。源極時(shí)鐘信號(hào)SCK1的相位和源極時(shí)鐘信號(hào)SCK2的相位與上述的柵極時(shí)鐘信號(hào)GCK1，GCK2同樣，相互差了 180度，另外，以源極時(shí)鐘信號(hào)SCK1與源極時(shí)鐘信號(hào)SCK2不會(huì)同時(shí)成為高電平的方式設(shè)定了它們的低電平的區(qū)間。
[0106]此外，在本實(shí)施方式中，構(gòu)成掃描線驅(qū)動(dòng)電路120和信號(hào)線驅(qū)動(dòng)電路130的移位寄存器單位電路1211將接地節(jié)點(diǎn)的接地電壓VSS作為輸出信號(hào)的低電平輸出，將正的電源電壓VDD作為輸出信號(hào)的高電平輸出，但不限于此例，也可以將負(fù)電壓VL(例如-5V)作為低電平輸出，將正電壓VH(例如+10V)作為高電平輸出。在該情況下，各圖中所示的接地電壓VSS(規(guī)定電位)表示負(fù)的電壓。
[0107](動(dòng)作的說(shuō)明)
[0108]接著，說(shuō)明本實(shí)施方式的圖像顯示裝置100的動(dòng)作。
[0109]本實(shí)施方式的顯示裝置100的動(dòng)作上的特點(diǎn)在于構(gòu)成掃描線驅(qū)動(dòng)電路120的移位寄存器121和構(gòu)成信號(hào)線驅(qū)動(dòng)電路130的移位寄存器131的動(dòng)作。因此，以下，詳細(xì)說(shuō)明構(gòu)成掃描線驅(qū)動(dòng)電路120的移位寄存器121的動(dòng)作。構(gòu)成信號(hào)線驅(qū)動(dòng)電路130的移位寄存器131的動(dòng)作基本上與移位寄存器121是同樣的，省略其動(dòng)作的說(shuō)明。
[0110]圖4是示出第1實(shí)施方式中的移位寄存器121的動(dòng)作例的時(shí)序圖，該圖的(A)是通常動(dòng)作時(shí)的時(shí)序圖，該圖的(B)是全導(dǎo)通動(dòng)作時(shí)的時(shí)序圖。在圖4中，柵極起始脈沖信號(hào)GST、柵極時(shí)鐘信號(hào)GCK1，GCK2的高電平和低電平分別是與供應(yīng)到移位寄存器的動(dòng)作電源的電壓VDD和接地電壓VSS相當(dāng)?shù)男盘?hào)電平。另外，在通常動(dòng)作中，柵極全導(dǎo)通控制信號(hào)GA0N設(shè)定為低電平，作為其反相信號(hào)的柵極全導(dǎo)通控制信號(hào)GA0NB設(shè)定為高電平。另外，在圖4中，N11、吧1表示第1級(jí)的移位寄存器單位電路1211的節(jié)點(diǎn)【，吧，附2、似2表示第2級(jí)的移位寄存器單位電路1212的節(jié)點(diǎn)【，吧4111、似11表示第11級(jí)的移位寄存器單位電路12111的節(jié)點(diǎn)【，吧，OUT 1、0UT2、OUTn表示第1級(jí)、第2級(jí)、第η級(jí)的移位寄存器單位電路的輸出信號(hào)。
[0111]此外，圖中的“Η”表示高電平，“L”表示低電平。
[0112]<通常動(dòng)作>
[0113]首先，參照?qǐng)D4(A)來(lái)說(shuō)明移位寄存器121的通常動(dòng)作。
[0114]在通常動(dòng)作中，柵極全導(dǎo)通控制信號(hào)GA0N設(shè)定為低電平，作為其反相信號(hào)的柵極全導(dǎo)通控制信號(hào)GA0NB設(shè)定為高電平。在該情況下，如圖4(A)所示，當(dāng)在時(shí)刻t0，輸入到第1級(jí)的移位寄存器單位電路12h的置位端子SET的柵極起始脈沖信號(hào)GST轉(zhuǎn)變?yōu)楦唠娖綍r(shí)，薄膜晶體管T3會(huì)導(dǎo)通。另外，在時(shí)刻t0，輸入到時(shí)鐘端子CKB的柵極時(shí)鐘信號(hào)GCK2轉(zhuǎn)變?yōu)楦唠娖?，輸入到置位端子SET的柵極起始脈沖信號(hào)GST也轉(zhuǎn)變?yōu)楦唠娖剑虼?，薄膜晶體管T1和薄膜晶體管T2均導(dǎo)通。此時(shí)，從薄膜晶體管T1供應(yīng)的電流被電阻R1抑制，因此，節(jié)點(diǎn)N21的信號(hào)電平由于薄膜晶體管T2而成為接地電壓VSS附近的低電平。當(dāng)節(jié)點(diǎn)N21成為低電平時(shí)，薄膜晶體管T4和薄膜晶體管T6均截止。其結(jié)果是，節(jié)點(diǎn)Nil被薄膜晶體管T3充電為從電源電壓VDD(與輸入到置位端子SET的柵極起始脈沖信號(hào)GST的高電平相當(dāng)?shù)碾娫措妷篤DD)下降了閾值電壓Vth的電壓(VDD-Vth)。
[0115]此后，當(dāng)輸入到置位端子SET的柵極起始脈沖信號(hào)GST和輸入到時(shí)鐘端子CKB的柵極時(shí)鐘信號(hào)GCK2轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，薄膜晶體管T1和薄膜晶體管T2均截止。由此，節(jié)點(diǎn)21成為漂浮狀態(tài)，該節(jié)點(diǎn)N21的信號(hào)電平(低電平)被保持。另外，當(dāng)輸入到置位端子SET的柵極起始脈沖信號(hào)GST成為低電平時(shí)，薄膜晶體管T3截止。因此，節(jié)點(diǎn)Nil也成為漂浮狀態(tài)，充電到節(jié)點(diǎn)Nl 1的電壓(VDD-Vth)被保持。
[0116]然后，當(dāng)在時(shí)刻tl，輸入到時(shí)鐘端子CK的柵極時(shí)鐘信號(hào)GCK1轉(zhuǎn)變?yōu)楦唠娖綍r(shí)，柵極時(shí)鐘信號(hào)GCK1的高電平會(huì)通過(guò)漏極連接到該時(shí)鐘端子CK的薄膜晶體管T5傳遞到輸出端子0UT，輸出信號(hào)0UT1的信號(hào)電平會(huì)開(kāi)始上升。當(dāng)輸出信號(hào)0UT1的信號(hào)電平上升時(shí)，經(jīng)由薄膜晶體管T5的柵極與源極之間的電容成分，節(jié)點(diǎn)Nil的信號(hào)電平會(huì)由于自舉效應(yīng)而