移位寄存器及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及移位寄存器及顯示裝置，特別涉及顯示裝置的驅(qū)動(dòng)電路所使用的移位寄存器。
本申請(qǐng)以2013年10月8日在日本提出專利申請(qǐng)的特愿2013 — 211420號(hào)為基礎(chǔ)主張優(yōu)先權(quán)，在本申請(qǐng)中引用其內(nèi)容。
【背景技術(shù)】
[0002]近年來(lái)，在有源矩陣型的顯示裝置中，所謂的單片電路技術(shù)正得到普及，即在同一塊玻璃基板上形成用于向像素注入電荷的像素用薄膜晶體管(Thin Film Transistor)和構(gòu)成用于驅(qū)動(dòng)與像素用薄膜晶體管連接的掃描線或信號(hào)線的驅(qū)動(dòng)電路等周邊電路的周邊電路用薄膜晶體管。
[0003]在這種顯示裝置中，利用掃描線驅(qū)動(dòng)電路以行為單位選擇二維狀排列的顯示元件，并對(duì)所選擇的顯示元件寫入與顯示數(shù)據(jù)對(duì)應(yīng)的電壓，從而顯示圖像。該掃描線線驅(qū)動(dòng)電路使用基于時(shí)鐘信號(hào)將輸出信號(hào)依次移位的移位寄存器。在依次進(jìn)行點(diǎn)驅(qū)動(dòng)的顯示裝置中，用于驅(qū)動(dòng)信號(hào)線的信號(hào)線驅(qū)動(dòng)電路的內(nèi)部設(shè)置有相同的移位寄存器。
[0004]在掃描線驅(qū)動(dòng)電路和信號(hào)線驅(qū)動(dòng)電路都使用移位寄存器的情況下，在將液晶顯示裝置的電源電路接通或斷開時(shí)，移位寄存器的動(dòng)作會(huì)變得不穩(wěn)定，從而可能在圖像上產(chǎn)生紊亂。在該情況下，若實(shí)施從移位寄存器的全部輸出端子同時(shí)輸出高電平的輸出信號(hào)的全導(dǎo)通動(dòng)作，則能緩和畫面上所顯示的圖像的紊亂。在例如國(guó)際公開第2012/029799號(hào)(專利文獻(xiàn)I)中公開了可以進(jìn)行上述的全導(dǎo)通動(dòng)作的移位寄存器。
[0005]圖22是表示在國(guó)際公開2012/029799號(hào)中公開的現(xiàn)有技術(shù)的移位寄存器的結(jié)構(gòu)例的圖。在圖22中示出的移位寄存器是將多級(jí)的移位寄存器單位電路SRUl、SRU2、SRU3、...、SRUn (η為2以上的自然數(shù))從屬連接來(lái)構(gòu)成的。分別向移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn提供時(shí)鐘信號(hào)CK1、CK2、以及全導(dǎo)通控制信號(hào)Α0Ν、Α0ΝΒ(Α0ΝΒ是AON的反相信號(hào))。此外，起始脈沖信號(hào)ST輸入至第一級(jí)的移位寄存器單位電路SRUl的置位端子SET，并且第二級(jí)之后的移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn的各置位端子SET與前一級(jí)的移位寄存器單位電路的輸出端子OUT連接。移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn的各輸出端子OUT分別與掃描線GLl、GL2、GL3、…、GLn連接。各個(gè)移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn具有相同的結(jié)構(gòu)，以下在指移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn中的任意一個(gè)時(shí)，稱為“移位寄存器單位電路SRU”。
[0006]圖23是表示上述的圖22所示的現(xiàn)有技術(shù)的移位寄存器單位電路SRU的結(jié)構(gòu)例的圖。移位寄存器單位電路SRU由η溝道型M0S(Metal Oxide Semiconductor —金屬氧化物半導(dǎo)體)場(chǎng)效應(yīng)晶體管(以下稱為“匪OS晶體管”)Q1?Q9、電阻R1、電容器CA、CB構(gòu)成。其中，NMOS晶體管Q5、Q6、Q7、電阻R1、電容器CB構(gòu)成非有效輸出控制部SRUA，NM0S晶體管Q1、Q4、Q8構(gòu)成有效輸出控制部SRUB，NMOS晶體管Q2、Q9及電容器CA構(gòu)成有效輸出部SRUC，匪OS晶體管Q3構(gòu)成非有效輸出部SRUD。有效輸出控制部SRUB控制有效輸出部SRUC并將輸出信號(hào)設(shè)為高電平，非有效輸出控制部SRUA控制非有效輸出部SRUD并將輸出信號(hào)設(shè)為低電平。
[0007]多級(jí)移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn中，向奇數(shù)級(jí)的移位寄存器單位電路SRU的時(shí)鐘端子CK及時(shí)鐘端子CKB分別輸入時(shí)鐘信號(hào)CKl及時(shí)鐘信號(hào)CK2，而向偶數(shù)級(jí)的移位寄存器單位電路SRU的時(shí)鐘端子CK及時(shí)鐘端子CKB，與奇數(shù)級(jí)的移位寄存器單位電路相反地分別輸入時(shí)鐘信號(hào)CK2及時(shí)鐘信號(hào)CK1。時(shí)鐘信號(hào)CKl和時(shí)鐘信號(hào)CK2是例如相位彼此偏移180°的時(shí)鐘信號(hào)，設(shè)定各信號(hào)的低電平區(qū)間以使各信號(hào)不會(huì)同時(shí)為高電平。但是，時(shí)鐘信號(hào)CKl和時(shí)鐘信號(hào)CK2的相位差不限于180°，只要時(shí)鐘信號(hào)CKl及時(shí)鐘信號(hào)CK2彼此的高電平期間不重疊，可以是任意的時(shí)鐘信號(hào)。
[0008]接著，對(duì)上述的現(xiàn)有技術(shù)的移位寄存器的動(dòng)作進(jìn)行說(shuō)明。
圖24A及24B是用于說(shuō)明現(xiàn)有技術(shù)的移位寄存器的動(dòng)作示例的時(shí)序圖，圖24A是通常動(dòng)作時(shí)的時(shí)序圖，圖24B是全導(dǎo)通動(dòng)作時(shí)的時(shí)序圖。在圖24A及圖24B中，起始脈沖信號(hào)ST、時(shí)鐘信號(hào)CK1、CK2的高電平及低電平分別與提供至移位寄存器的電源電壓VDD及接地電壓VSS對(duì)應(yīng)。此外，在圖24A及圖24B中，Nil、N21表示第一級(jí)的移位寄存器單位電路SRUl的節(jié)點(diǎn)N1、吧，附2、吧2表示第二級(jí)的移位寄存器單位電路31^2的節(jié)點(diǎn)附、吧4111、吧11表示第11級(jí)的移位寄存器單位電路3冊(cè)11的節(jié)點(diǎn)附、吧，01]1'1、01712、01]1'11表示第一級(jí)、第二級(jí)、第11級(jí)的移位寄存器單位電路SRU的輸出信號(hào)。
[0009]首先，對(duì)于通常動(dòng)作進(jìn)行說(shuō)明。在通常動(dòng)作中，全導(dǎo)通控制信號(hào)AON設(shè)定為低電平，其反相信號(hào)即全導(dǎo)通控制信號(hào)AONB設(shè)定為高電平。在時(shí)刻t0若起始脈沖信號(hào)ST輸入至第一級(jí)的移位寄存器單位電路SRUl的置位端子SET，則在有效輸出控制部SRUB中，NMOS晶體管Ql為導(dǎo)通，節(jié)點(diǎn)NI I被預(yù)充電至比電源電壓VDD下降了匪OS晶體管Ql的閾值電壓Vth的電壓(VDD—Vth)。
[0010]在該情況下，在非有效輸出控制部SRUA中，輸入至?xí)r鐘端子CKB的時(shí)鐘信號(hào)CK2和輸入至置位端子SET的起始脈沖信號(hào)ST—起變?yōu)楦唠娖?，因此NMOS晶體管Q5、Q6、Q7全部為導(dǎo)通，然而電阻Rl為高電阻，因此節(jié)點(diǎn)N21的電壓變?yōu)榻拥仉妷篤SS附近的低電平。由此，NMOS晶體管Q3、Q4的柵極信號(hào)電平為低電平，這些NMOS晶體管Q3、Q4均處于截止?fàn)顟B(tài)。
[0011]之后，在輸入至?xí)r鐘端子CKB的時(shí)鐘信號(hào)CK2和輸入至置位端子SET的起始脈沖信號(hào)ST的各信號(hào)電平變?yōu)榻拥仉妷篤SS的低電平時(shí)，NMOS晶體管Q5、Q7截止，因此節(jié)點(diǎn)N21變?yōu)楦?dòng)狀態(tài)，但該節(jié)點(diǎn)N21的電壓被電容器CB保持。此外，在輸入至置位端子SET的起始脈沖信號(hào)ST的信號(hào)電平變?yōu)榻拥仉妷篤SS的低電平時(shí)，匪OS晶體管Ql截止，因此節(jié)點(diǎn)NI I變?yōu)楦?dòng)狀態(tài)，但該節(jié)點(diǎn)NI I的電壓被電容器CA保持。
[0012]接著，在時(shí)刻tl，若輸入至?xí)r鐘端子CK的時(shí)鐘信號(hào)CKl變?yōu)楦唠娖?，則NMOS晶體管Q2的源極電壓上升。若NMOS晶體管Q2的源極電壓上升，則通過(guò)電容器的自舉效果，節(jié)點(diǎn)Nll的電壓被推到比電源電壓VDD更高的電壓。若NMOS晶體管Q2的柵極電壓變?yōu)楦唠妷?，則NMOS晶體管Q2不會(huì)因其閾值電壓Vth而產(chǎn)生電壓降，將輸入至?xí)r鐘端子CK的時(shí)鐘信號(hào)CKI的高電平傳輸至輸出端子OUTl。由此，輸出信號(hào)OUTl變?yōu)楦唠娖綇亩M(jìn)行有效輸出。
[0013]之后，在時(shí)刻t2，若輸入至?xí)r鐘端子CKB的時(shí)鐘信號(hào)CK2變?yōu)楦唠娖?，則NMOS晶體管Q5導(dǎo)通，從而節(jié)點(diǎn)N21的電壓上升。若節(jié)點(diǎn)N21的電壓上升，則NMOS晶體管Q3和NMOS晶體管Q4的柵極電壓上升，這些匪OS晶體管Q3和匪OS晶體管Q4均導(dǎo)通，節(jié)點(diǎn)Nll的放電和輸出端子OUT的下拉同時(shí)進(jìn)行。由此，輸出信號(hào)OUTl變?yōu)榈碗娖綇亩M(jìn)行非有效輸出。之后，每當(dāng)輸入至?xí)r鐘端子CKB的時(shí)鐘信號(hào)CK2的信號(hào)電平周期性的變?yōu)楦唠娖綍r(shí)，NMOS晶體管Q5導(dǎo)通，由此節(jié)點(diǎn)N21的信號(hào)電平維持在高電平。其結(jié)果，在時(shí)刻t2之后，NMOS晶體管Q3、Q4均維持導(dǎo)通狀態(tài)，輸出信號(hào)OUTl維持在低電平。
[0014]對(duì)于第二級(jí)移位寄存器單位電路SRU2也相同，通過(guò)在時(shí)刻tl將第一級(jí)的移位寄存器單位電路SRUl的輸出端子OUTl的輸出信號(hào)輸入至第二級(jí)移位寄存器單位電路SRU2的置位端子SET，節(jié)點(diǎn)N12被預(yù)充電。然后，在時(shí)刻t2，從第二級(jí)的移位寄存器單位電路SRU2的輸出端子OUT輸出輸出信號(hào)0UT2。然后，在時(shí)刻t3，若時(shí)鐘信號(hào)CKl變?yōu)楦唠娖?，則第二級(jí)移位寄存器單位電路SRU2的節(jié)點(diǎn)NI 2的放電和輸出端子OUT的下拉同時(shí)進(jìn)行，輸出信號(hào)0UT2變?yōu)榈碗娖綇亩M(jìn)行非有效輸出。
[0015]之后，到最后一級(jí)移位寄存器單位電路SRUn為止都重復(fù)相同的動(dòng)作。其結(jié)果，多個(gè)移位寄存器單位電路SRUl、SRU2、SRU3、、SRUn實(shí)施移位動(dòng)作，將高電平的脈沖信號(hào)依次輸出至掃描線 GLl、GL2、GL3、…、GLn。
若采用該移位寄存器，則不會(huì)產(chǎn)生貫通電流，僅使用二相時(shí)鐘信號(hào)CKl、CK2和前一級(jí)的輸出信號(hào)作為輸入信號(hào)，從而能穩(wěn)定地進(jìn)行移位動(dòng)作。
[0016]接著，對(duì)于從構(gòu)成移位寄存器的多個(gè)移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn的全部輸出端子OUT同時(shí)輸出高電平的輸出信號(hào)的全導(dǎo)通動(dòng)作進(jìn)行說(shuō)明。
在啟動(dòng)全導(dǎo)通動(dòng)作的情況下，全導(dǎo)通控制信號(hào)AON設(shè)定為高電平，其反相信號(hào)即全導(dǎo)通控制信號(hào)AONB設(shè)定為低電平。此外，在本例中，起始脈沖信號(hào)ST、時(shí)鐘信號(hào)CK1、CK2都設(shè)定為高電平。
[0017]若全導(dǎo)通控制信號(hào)AON設(shè)定為高電平、全導(dǎo)通控制信號(hào)AONB設(shè)定為低電平，則在第一級(jí)的移位寄存器單位電路SRUl中，匪OS晶體管Q9為導(dǎo)通狀態(tài)，NMOS晶體管Q8為截止?fàn)顟B(tài)。此外，在該情況下，匪OS晶體管Q6截止、匪OS晶體管Q7導(dǎo)通，因此節(jié)點(diǎn)N21變?yōu)榈碗娖?接地電壓VSS)，柵極與節(jié)點(diǎn)N21連接的匪OS晶體管Q3截止。由此，不存在將輸出端子OUT驅(qū)動(dòng)成低電平的要素。若在上述的狀態(tài)下匪OS晶體管Q9變?yōu)閷?dǎo)通狀態(tài)，則高電平的輸出信號(hào)OUTI輸出至輸出端子OUT。
[0018]對(duì)于第二級(jí)之后的移位寄存器單位電路SRU2、SRU3、…、SRUn中，從前一級(jí)的輸出端子OUT向其置位端子SET輸入高電平的輸出信號(hào)，因此第二級(jí)之后的移位寄存器單位電路也進(jìn)行與第一級(jí)相同的動(dòng)作。由此，從移位寄存器單位電路SRUl、SRU2、SRU3、…、SRUn輸出至掃描線61^1、61^、61^3、-_、61^的全部輸出信號(hào)都呈高電平，由此進(jìn)行全導(dǎo)通動(dòng)作。
[0019]此處，根據(jù)在專利文獻(xiàn)I中記載的技術(shù)，在全導(dǎo)通動(dòng)作時(shí)，若全導(dǎo)通控制信號(hào)AON及輸入至置位端子SET的起始脈沖信號(hào)ST為高電平，則NMOS晶體管Q5、Q7均導(dǎo)通，但是全導(dǎo)通控制信號(hào)AONB為低電平，匪OS晶體管Q6截止，因此非有效輸出控制部SRUA內(nèi)的貫通電流被切斷。
[0020]此外，在全導(dǎo)通動(dòng)作時(shí)，若全導(dǎo)通控制信號(hào)AON呈高電平，全導(dǎo)通控制信號(hào)AONB呈低電平，則薄膜晶體管Q8與NMOS晶體管Q6—起截止。由此，有效輸出控制部SRUB內(nèi)的貫通電流被切斷。此外，若匪OS晶體管Q6截止，則節(jié)點(diǎn)N2的信號(hào)電平基于輸入至置位端子SET的信號(hào)而被匪OS晶體管Q7設(shè)為低電平。若節(jié)點(diǎn)N2的信號(hào)電平為低電平，則柵極與節(jié)點(diǎn)N2連接的NMOS晶體管Q3截止，因此還能防止流過(guò)NMOS晶體管Q2、Q3的貫通電流。
現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)
[0021 ] 專利文獻(xiàn)1:國(guó)際專利公開2012/029799號(hào)

【發(fā)明內(nèi)容】

發(fā)明所要解決的技術(shù)問(wèn)題
[0022]為了使顯示裝置的邊框進(jìn)一步變窄，需要減少移位寄存器的晶體管數(shù)量。但是，根據(jù)上述的現(xiàn)有技術(shù)，為了防止全導(dǎo)通動(dòng)作時(shí)的貫通電流等，需要具備NMOS晶體管Q6、Q8，因此存在移位寄存器的晶體管數(shù)量增加的問(wèn)題。此外，NMOS晶體管Ql和匪OS晶體管Q8串聯(lián)連接，因此在對(duì)節(jié)點(diǎn)NI進(jìn)行充電情況下，節(jié)點(diǎn)NI的充電電壓會(huì)因匪OS晶體管Ql和匪OS晶體管Q8的閾值電壓Vth和導(dǎo)通電阻等降低。因此，還存在從柵極與節(jié)點(diǎn)NI連接的匪OS晶體管Q2輸出的輸出信號(hào)的信號(hào)電平會(huì)降低的弊端。
本發(fā)明的一個(gè)實(shí)施方式是鑒于上述問(wèn)題而完成的，其目的是提供一種能使晶體管數(shù)量減少的移位寄存器及具備該移位寄存器的顯示裝置。
解決技術(shù)問(wèn)題的技術(shù)方案
[0023]根據(jù)本發(fā)明的一個(gè)實(shí)施方式的移位寄存器是多個(gè)單位電路從屬連接而形成的移位寄存器，所述單位電路包括:在被提供第一時(shí)鐘信號(hào)的時(shí)鐘端子和輸出端子之間連接有電流回路的第一輸出晶體管;在所述輸出端子和規(guī)定電位節(jié)點(diǎn)之間連接有電流回路的第二輸出晶體管;設(shè)定部，該設(shè)定部在用于將所述多個(gè)單位電路的輸出信號(hào)的信號(hào)電平設(shè)定為規(guī)定的信號(hào)電平的控制信號(hào)為有效的情況下，將所述輸出端子的信號(hào)電平設(shè)定為所述規(guī)定的信號(hào)電平;第一輸出控制部，該第一輸出控制部在所述控制信號(hào)為有效的情況下，響應(yīng)所述控制信號(hào)并使所述第一輸出晶體管截止，在所述控制信號(hào)為非有效的情況下，響應(yīng)接在所述第一時(shí)鐘信號(hào)之后的第二時(shí)鐘信號(hào)或與所述第一時(shí)鐘信號(hào)同步的信號(hào)，并將輸入信號(hào)提供至所述第一輸出晶體管的控制電極并使所述第一輸出晶體管導(dǎo)通；以及第二輸出控制部，該第二輸出控制部在所述控制信號(hào)為有效的情況下，使所述第二輸出晶體管截止，在所述控制信號(hào)為非有效的情況下，響應(yīng)接在所述第一時(shí)鐘信號(hào)之后的第二時(shí)鐘信號(hào)，使所述第一輸出晶體管截止，并且使所述第二輸出晶體管導(dǎo)通。
技術(shù)效果
[0024]根據(jù)本發(fā)明，能使構(gòu)成移位寄存器的晶體管數(shù)量減少。
【附圖說(shuō)明】
[0025]圖1是表示本發(fā)明的第I實(shí)施方式的顯示裝置的結(jié)構(gòu)例的簡(jiǎn)要框圖。
圖2是表示第I實(shí)施方式的移位寄存器的結(jié)構(gòu)例的簡(jiǎn)要框圖。
圖3是表示第I實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖4A是表示第I實(shí)施方式的移位寄存器的第一動(dòng)作例的時(shí)序圖。
圖4B是表示第I實(shí)施方式的移位寄存器的第二動(dòng)作例的時(shí)序圖。
圖5是用于說(shuō)明第I實(shí)施方式的顯示裝置的接通流程的動(dòng)作例的時(shí)序圖。
圖6A是用于說(shuō)明第I實(shí)施方式的顯示裝置的斷開流程的第一動(dòng)作例的時(shí)序圖。
圖6B是用于說(shuō)明第I實(shí)施方式的顯示裝置的斷開流程的第二動(dòng)作例的時(shí)序圖。
圖7是用于說(shuō)明第I實(shí)施方式的顯示裝置的強(qiáng)制切斷時(shí)的動(dòng)作例的時(shí)序圖。 圖8是表示第2實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖9A是表示第2實(shí)施方式的移位寄存器的第一動(dòng)作例的時(shí)序圖。
圖9B是表示第2實(shí)施方式的移位寄存器的第二動(dòng)作例的時(shí)序圖。
圖10是表示第3實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖11是表示第4實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖12是表示第5實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖13是表示第6實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖14A是表示第6實(shí)施方式的移位寄存器的第一動(dòng)作例的時(shí)序圖。
圖14B是表示第6實(shí)施方式的移位寄存器的第二動(dòng)作例的時(shí)序圖。
圖15是表示第7實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖16是表示第8實(shí)施方式的移位寄存器的結(jié)構(gòu)例的簡(jiǎn)要框圖。
圖17是表示第8實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖18A是表示第8實(shí)施方式的移位寄存器單位電路的第一詳細(xì)例的電路圖。
圖18B是表示第8實(shí)施方式的移位寄存器單位電路的第二詳細(xì)例的電路圖。
圖18C是表示第8實(shí)施方式的移位寄存器單位電路的第三詳細(xì)例的電路圖。
圖19A是表示第8實(shí)施方式的移位寄存器的第一動(dòng)作例的時(shí)序圖。
圖19B是表示第8實(shí)施方式的移位寄存器的第二動(dòng)作例的時(shí)序圖。
圖19C是表示第8實(shí)施方式的移位寄存器的第三動(dòng)作例的時(shí)序圖。
圖20是表示第9實(shí)施方式的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖21A是表示第9實(shí)施方式的移位寄存器的第一動(dòng)作例的時(shí)序圖。
圖21B是表示第9實(shí)施方式的移位寄存器的第一動(dòng)作例的時(shí)序圖。
圖22是表示現(xiàn)有技術(shù)的移位寄存器的結(jié)構(gòu)例的框圖。
圖23是表示現(xiàn)有技術(shù)的移位寄存器單位電路的結(jié)構(gòu)例的電路圖。
圖24A是表示現(xiàn)有技術(shù)的移位寄存器的第一動(dòng)作例的時(shí)序圖。
圖24B是表示現(xiàn)有技術(shù)的移位寄存器的第二動(dòng)作例的時(shí)序圖。
【具體實(shí)施方式】
[0026][第I實(shí)施方式]
(結(jié)構(gòu)的說(shuō)明)
對(duì)于本發(fā)明的第I實(shí)施方式進(jìn)行說(shuō)明。
圖1是表示本發(fā)明的第I實(shí)施方式的顯示裝置100的結(jié)構(gòu)例的簡(jiǎn)要框圖。顯示裝置100是例如有源矩陣型的液晶顯示裝置，包括:顯示部110;掃描線驅(qū)動(dòng)電路(柵極驅(qū)動(dòng)器)120;信號(hào)線驅(qū)動(dòng)電路(源極驅(qū)動(dòng)器)130;顯示控制電路140;電源電路150;信號(hào)線選擇用薄膜晶體管(模擬開關(guān))TSl、TS2、…、TSm;以及其他電路。
[0027]顯示部110具備以在垂直線方向延伸的方式配置的多根信號(hào)線SLl、SL2、…、SLm(m:自然數(shù))、以在水平線方向延伸的方式配置的多根掃描線GL1、GL2、…、GLn (η:自然數(shù))、以及多個(gè)像素部ΡΙΧ。
[0028]多個(gè)像素部PIX以位于信號(hào)線SLl、SL2、…、SLm和掃描線GLl、GL2、…、GLn的交叉點(diǎn)的方式呈行列狀配置，從而形成顯示裝置100的顯示區(qū)域。此外，多個(gè)像素部PIX分別具備配置在兩塊基板間的液晶(液晶材料)LC、設(shè)置在其中一塊基板上的像素用薄膜晶體管TC、由上述液晶LC形成的像素電容部(輔助電容)CS、以及設(shè)置在另一塊基板上的相對(duì)電極(透明電極)Tcom。
[0029]像素用薄膜晶體管TC的柵極與通過(guò)上述交叉點(diǎn)的掃描線GLp(p:滿足I< ρ < η的任意整數(shù))連接，源極與信號(hào)線SLq(q:滿足I Sq Sm的任意整數(shù))連接，漏極與像素電容部CS的第一端子連接。像素電容部CS用于保持與基于顯示裝置100上顯示視頻(圖像)的數(shù)據(jù)信號(hào)的各像素值(灰度值)對(duì)應(yīng)的電壓。像素電容部CS的第二端子與輔助電容電極線CSL連接。
此外，在本實(shí)施方式中，雖然假設(shè)VA(Vertical Alignment—垂直對(duì)齊)方式并具備輔助電容電極線CSL，然而不限定于本實(shí)施例，本發(fā)明可以適用IPS(In Plane Switching—平面轉(zhuǎn)換)方式等任意方式，例如像素電容部CS的第二電極可以與相對(duì)電極Tcom連接。
[0030]在本實(shí)施方式中，像素用薄膜晶體管TC是η溝道型場(chǎng)效應(yīng)晶體管。但是，像素用薄膜晶體管TC不限定于η溝道型薄膜晶體管，能使用任意種類的晶體管。
[0031]掃描線驅(qū)動(dòng)電路120具備移位寄存器121，通過(guò)該移位寄存器121將掃描信號(hào)(在后文中闡述的柵極信號(hào)Gl、G2、…、Gn)依次提供至掃描線GLl、GL2、…、GLn。像素部PIX響應(yīng)從移位寄存器121提供