9]若節(jié)點(diǎn)N31的電壓上升，薄膜晶體管T3A導(dǎo)通。此處，由于設(shè)定為高電平的柵極起始脈沖信號(hào)GST被提供至薄膜晶體管T3A的漏極所連接的置位端子SET，因此若薄膜晶體管T3A導(dǎo)通，則其源極電壓為從該柵極電壓下降了閾值電壓Vth后得到的電壓。因此，連接薄膜晶體管T3A的源極的節(jié)點(diǎn)N41追隨連接薄膜晶體管T3A的柵極的節(jié)點(diǎn)N31被充電，節(jié)點(diǎn)N41的電壓開(kāi)始上升。
[0120]此外，若節(jié)點(diǎn)N31的電壓達(dá)到比電源電壓VDD下降了薄膜晶體管T8的閾值電壓Vth后得到的電壓，則薄膜晶體管T8截止，節(jié)點(diǎn)N31呈浮動(dòng)狀態(tài)。之后，節(jié)點(diǎn)N41被薄膜晶體管T3A充電從而節(jié)點(diǎn)N41的電壓上升的過(guò)程中，通過(guò)薄膜晶體管T3A的源極和柵極之間的耦合電容(寄生電容)，節(jié)點(diǎn)N31的電壓被節(jié)點(diǎn)N41的電壓推高。
[0121]若節(jié)點(diǎn)N31的電壓上升，并達(dá)到薄膜晶體管T3A的閾值電壓Vth加上電源電壓VDD后得到的電壓以上，則不會(huì)產(chǎn)生由薄膜晶體管T3A的閾值電壓Vth引起的電壓降，節(jié)點(diǎn)N41被薄膜晶體管T3A充電至電源電壓VDD。此處，電源電壓VDD被施加至薄膜晶體管Tll的柵極，薄膜晶體管Tl I呈導(dǎo)通狀態(tài)，因此若節(jié)點(diǎn)N41被充電，則通過(guò)薄膜晶體管T11節(jié)點(diǎn)N51也被充電，該節(jié)點(diǎn)N51的信號(hào)電平上升。因此，柵極連接到節(jié)點(diǎn)N51的薄膜晶體管T5導(dǎo)通。
[0122]但是，在該時(shí)刻，輸入至與時(shí)鐘端子CK連接的薄膜晶體管T5的漏極的柵極時(shí)鐘信號(hào)CKl的信號(hào)電平為低電平，因此輸出端子OUTl的輸出信號(hào)的信號(hào)電平保持低電平。若通過(guò)薄膜晶體管Tll將節(jié)點(diǎn)N5充電至比電源電壓VDD下降了薄膜晶體管Tll的閾值電壓Vth后得到的電壓，則薄膜晶體管Tll截止，節(jié)點(diǎn)N41和節(jié)點(diǎn)N51在電氣上分離。
[0123]接著，在時(shí)刻tl，若輸入至?xí)r鐘端子CK的柵極時(shí)鐘信號(hào)GCKl變?yōu)楦唠娖?，則該柵極時(shí)鐘信號(hào)GCKl的信號(hào)電平(高電平)通過(guò)薄膜晶體管T5傳輸至輸出端子OUT，輸出高電平作為輸出信號(hào)OUTl。此時(shí)，根據(jù)電容器Cl的自舉效果，節(jié)點(diǎn)N51的電壓被輸出端子OUT的輸出信號(hào)的電壓推高而成為高電壓。由此，輸入至?xí)r鐘端子CK的柵極時(shí)鐘信號(hào)GCKl的高電平(電源電壓VDD)被傳輸至輸出端子OUT，而不會(huì)產(chǎn)生因薄膜晶體管T5的閾值電壓Vth引起的電壓降。
[0124]此處，根據(jù)電容器Cl的自舉效果而導(dǎo)致節(jié)點(diǎn)N51的電壓上升的情況下，薄膜晶體管Tll也是截止的，因此該電容器Cl的自舉效果不會(huì)推高節(jié)點(diǎn)N41的電壓，節(jié)點(diǎn)N41的電壓保持在電源電壓VDD。因此，根據(jù)本實(shí)施方式，在薄膜晶體管T3A、T4上僅僅施加電源電壓VDD和接地電壓VSS的差值電壓，而不施加高電壓。
[0125]此外，節(jié)點(diǎn)N51的電壓維持在比節(jié)點(diǎn)N41的電壓減少薄膜晶體管TlI的閾值電壓Vth后的電壓加上相當(dāng)于電容器Cl的升壓量的電壓α后得到的電壓(VDD-Vth+α)。因此，在薄膜晶體管Tl I上僅施加節(jié)點(diǎn)N51的電壓(VDD-Vth+α)和節(jié)點(diǎn)N41的電壓(VDD)的差值電壓(a —Vth)。此外，由于相當(dāng)于電容器Cl的自舉效果的上升量的電壓a不會(huì)比輸入至?xí)r鐘端子CK的柵極時(shí)鐘信號(hào)GCKl的振幅(VDD-VSS)更大，因此在薄膜晶體管T5上也僅施加通常的驅(qū)動(dòng)電壓以下的電壓。
其他通常動(dòng)作與上述的實(shí)施方式相同。
[0126]對(duì)于全導(dǎo)通動(dòng)作，如圖14B所示，與上述的各實(shí)施方式相同。
即，在全導(dǎo)通動(dòng)作中，柵極全導(dǎo)通控制信號(hào)GAON設(shè)定為高電平。此外，如圖14B所示，柵極起始脈沖信號(hào)GST設(shè)定為高電平，柵極時(shí)鐘信號(hào)GCK1、GCK2設(shè)定為低電平。在該情況下，在第一級(jí)的移位寄存器單位電路121:中，薄膜晶體管Tl截止，薄膜晶體管T2導(dǎo)通。由此，節(jié)點(diǎn)N21被薄膜晶體管T2下拉，其信號(hào)電平變?yōu)榈碗娖?。其結(jié)果，柵極連接到節(jié)點(diǎn)N21的薄膜晶體管T4、T6截止。
[0127]此外，柵極與被輸入設(shè)定為低電平的柵極時(shí)鐘信號(hào)GCK2的時(shí)鐘端子CKB連接的薄膜晶體管Τ3Α截止。另一方面，柵極連接至被施加高電平的柵極全導(dǎo)通控制信號(hào)GAON的全導(dǎo)通控制端子AON的薄膜晶體管Τ3Β為導(dǎo)通狀態(tài)，節(jié)點(diǎn)Nll被下拉。由此，在全導(dǎo)通動(dòng)作中，薄膜晶體管Τ5被控制成截止?fàn)顟B(tài)。
[0128]此外，柵極連接至被提供設(shè)定為高電平的柵極全導(dǎo)通控制信號(hào)GAON的全導(dǎo)通控制端子AON的薄膜晶體管Τ7導(dǎo)通。若薄膜晶體管Τ7導(dǎo)通，則電源電壓VDD通過(guò)薄膜晶體管Τ7被提供至輸出端子OUT，輸出端子OUT被設(shè)定為高電平。由此，第一級(jí)的移位寄存器單位電路1214俞出高電平的輸出信號(hào)OUTl。第二級(jí)之后的移位寄存器單位電路1212、1213、...、121?的輸出信號(hào)0UT2、0UT3、-sOUTn也與第一級(jí)的移位寄存器單位電路12h的輸出信號(hào)OUTl相同地設(shè)定為高電平。
如上所述，由本實(shí)施方式的移位寄存器單位電路1216構(gòu)成的移位寄存器121輸出高電平的輸出信號(hào)OUTl、0UT2、…、0UTn作為柵極信號(hào)Gl、G2、…、Gn，由此來(lái)實(shí)施全導(dǎo)通動(dòng)作。
第6實(shí)施方式與第5實(shí)施方式相比，由于施加在各薄膜晶體管上的電壓被緩和，因此能抑制晶體管劣化等。
[0129][第7實(shí)施方式]
接著，對(duì)本發(fā)明的第7實(shí)施方式進(jìn)行說(shuō)明。
在本實(shí)施方式中，也引用在第I實(shí)施方式中使用的圖1及圖2。
第7實(shí)施方式的顯示裝置具備圖15所示的移位寄存器單位電路1217代替上述的第6實(shí)施方式中引用的圖2所示的構(gòu)成移位寄存器121的移位寄存器單位電路121^121^1213^'121n(S卩，圖3所示的移位寄存器單位電路1211)。其他結(jié)構(gòu)與第6實(shí)施方式相同。
[0130]圖15是表示第7實(shí)施方式的移位寄存器單位電路1217的結(jié)構(gòu)例的電路圖。移位寄存器單位電路1217在圖13所示的第6實(shí)施方式的移位寄存器單位電路1216的結(jié)構(gòu)中，還具備薄膜晶體管T12。薄膜晶體管T12的電流回路連接在薄膜晶體管T6的柵極所連接的節(jié)點(diǎn)N2和接地節(jié)點(diǎn)(規(guī)定電位節(jié)點(diǎn))之間。此外，薄膜晶體管T12的柵極與全導(dǎo)通控制端子AON連接，該柵極上被施加?xùn)艠O全導(dǎo)通控制信號(hào)GA0N。其他結(jié)構(gòu)與第6實(shí)施方式的移位寄存器單位電路1216相同。
[0131]接著，對(duì)于本實(shí)施方式的移位寄存器單位電路1217的動(dòng)作進(jìn)行說(shuō)明。
在本實(shí)施方式中，由于通常動(dòng)作與上述的第6實(shí)施方式相同，因此省略該說(shuō)明，對(duì)于全導(dǎo)通動(dòng)作進(jìn)行說(shuō)明。
在全導(dǎo)通動(dòng)作中，柵極全導(dǎo)通控制信號(hào)GAON設(shè)定為高電平。此外，柵極時(shí)鐘信號(hào)GCK1、GCK2都設(shè)定為低電平。柵極起始脈沖信號(hào)GST可以是高電平，也可以是低電平。
[0132]在輸入至置位端子SET的柵極起始脈沖信號(hào)GST為高電平的情況下，與上述的各實(shí)施方式相同，薄膜晶體管T2為導(dǎo)通，節(jié)點(diǎn)N2通過(guò)該薄膜晶體管T2放電。在該情況下，柵極連接至全導(dǎo)通控制端子AON的薄膜晶體管T12也導(dǎo)通，因此，節(jié)點(diǎn)N2通過(guò)該薄膜晶體管T12和薄膜晶體管T2放電。由此，柵極連接到節(jié)點(diǎn)N2的薄膜晶體管T4、T6均被控制成截止?fàn)顟B(tài)。
[0133]此外，輸入至?xí)r鐘端子CKB的柵極時(shí)鐘信號(hào)GCK2的低電平通過(guò)薄膜晶體管Τ8被提供至薄膜晶體管Τ3Α的柵極。由此，薄膜晶體管Τ3Α截止。另一方面，由于在薄膜晶體管Τ3Β的柵極所連接的全導(dǎo)通控制端子AON上提供高電平的柵極全導(dǎo)通控制信號(hào)GA0N，因此薄膜晶體管Τ3Β導(dǎo)通。由此，節(jié)點(diǎn)Ν4通過(guò)薄膜晶體管Τ3Β放電。放電后的節(jié)點(diǎn)Ν4的低電平通過(guò)薄膜晶體管Tll傳遞至薄膜晶體管Τ5的柵極，由此薄膜晶體管Τ5截止。其結(jié)果，連接到輸出端子OUT的薄膜晶體管Τ5、Τ6雙方均截止。
[0134]而柵極連接至被提供設(shè)定為高電平的柵極全導(dǎo)通控制信號(hào)GAON的全導(dǎo)通控制端子AON的薄膜晶體管Τ7導(dǎo)通。若薄膜晶體管Τ7導(dǎo)通，則電源電壓VDD通過(guò)薄膜晶體管Τ7被提供至輸出端子OUT，輸出端子OUT被設(shè)定為高電平。由此，第一級(jí)的移位寄存器單位電路121 i輸出高電平的輸出信號(hào)01]1'1。第二級(jí)之后的移位寄存器單位電路1212、1213、-_、121?的輸出信號(hào)01712、01713、-_、01]1'11也與第一級(jí)移位寄存器單位電路1211的輸出信號(hào)01]1'1相同地設(shè)定為高電平。由此，實(shí)施將柵極起始脈沖信號(hào)GST設(shè)定為高電平時(shí)的全導(dǎo)通動(dòng)作。
[0135]其結(jié)果，與上述的各實(shí)施方式相同，若柵極與被提供設(shè)定為高電平的柵極全導(dǎo)通控制信號(hào)GAON的全導(dǎo)通控制端子AON連接的薄膜晶體管T7導(dǎo)通，則電源電壓VDD通過(guò)薄膜晶體管T7提供至輸出端子OUT，從而輸出端子OUT被設(shè)定為高電平。由此，第一級(jí)的移位寄存器單位電路1214俞出高電平的輸出信號(hào)OUTl。第二級(jí)之后的移位寄存器單位電路1212、1213、…、121?的輸出信號(hào)0UT2、0UT3v、0UTn也與第一級(jí)移位寄存器單位電路121工的輸出信號(hào)OUTl相同地設(shè)定為高電平。由此，實(shí)施將柵極起始脈沖信號(hào)GST設(shè)定為高電平時(shí)的全導(dǎo)通動(dòng)作。
[0136]如上所述，由本實(shí)施方式的移位寄存器單位電路1217構(gòu)成的移位寄存器121輸出高電平的輸出信號(hào)OUTl、0UT2、…、0UTn作為柵極信號(hào)Gl、G2、…、Gn，從而實(shí)施全導(dǎo)通動(dòng)作。
因而，根據(jù)第7實(shí)施方式，能與輸入至置位端子SET的柵極起始脈沖信號(hào)GST的信號(hào)電平無(wú)關(guān)地使移位寄存器進(jìn)行全導(dǎo)通動(dòng)作。
[0137][第8實(shí)施方式]
接著，對(duì)本發(fā)明的第8實(shí)施方式進(jìn)行說(shuō)明。
在本實(shí)施方式中，僅引用在第I實(shí)施方式中使用的圖1。
第8實(shí)施方式的顯示裝置具備圖16所示的移位寄存器181代替上述的第7實(shí)施方式中引用的圖2所示的移位寄存器121。其他結(jié)構(gòu)與第I實(shí)施方式相同。
[0138]圖16是表示第8實(shí)施方式的移位寄存器181的結(jié)構(gòu)例的簡(jiǎn)要框圖。如圖2所示，移位寄存器121具備與多根掃描線GLl、GL2、GL3、…、GLn對(duì)應(yīng)的多個(gè)移位寄存器單位電路181!、1812、1813、...、181n。這多個(gè)移位寄存器單位電路18h、1812、1813、...、181n進(jìn)行級(jí)聯(lián)。
[0139]多個(gè)移位寄存器單位電路I”。移位寄存器單位電路1811具備時(shí)鐘端子CK、CKB;兩個(gè)置位端子SETl、SET2 ；輸出端子OUT ；全導(dǎo)通控制端子AON。
[0140]在多個(gè)移位寄存器單位電路181^181^1813^^18^*，向奇數(shù)級(jí)的移位寄存器單位電路的時(shí)鐘端子CK輸入柵極時(shí)鐘信號(hào)GCKl，向時(shí)鐘端子CKB輸入柵極時(shí)鐘信號(hào)GCK2。相反地，向偶數(shù)級(jí)移位寄存器單位電路的時(shí)鐘端子CK輸入柵極時(shí)鐘信號(hào)GCK2，向其時(shí)鐘端子CKB輸入柵極時(shí)鐘信號(hào)GCKl。柵極全導(dǎo)通控制信號(hào)GAON輸入到多個(gè)移位寄存器單位電路18h、1812、1813、...、181n 的全導(dǎo)通控制端子 AON。
[0141]在多個(gè)移位寄存器單位電路181^181^181^-^18^*，向第一級(jí)的移位寄存器單位電路的18h的置位端子SETl輸入柵極起始脈沖信號(hào)GST，向第二級(jí)之后的移位寄存器單位電路(即、從第二級(jí)的移位寄存器單位電路到第η級(jí)的移位寄存器單位電路)的置位端子SETl分別輸入前一級(jí)的移位寄存器單位電路的輸出信號(hào)。此外，向最后一級(jí)的第η級(jí)移位移位寄存器單位電路的181η的置位端子SET2輸入柵極起始脈沖信號(hào)GST，向第η-l級(jí)以前的移位寄存器單位電路(即、從第一級(jí)的移位寄存器單位電路到第η-l級(jí)移位寄存器單位電路)的置位端子SET2分別輸入后一級(jí)的移位寄存器單位電路的輸出信號(hào)。例如，向移位寄存器單位電路1812的置位端子SETI輸入其前一級(jí)移位寄存器單位電路181 i的輸出信號(hào)OUTI，向移位寄存器單位電路1812的置位端子SET2輸入其后一級(jí)的移位寄存器單位電路1813的輸出信號(hào)0UT3。
此外，雖然在圖中進(jìn)行了省略，但是用于切換掃描方向(移位方向)的后文中闡述的掃描線切換信號(hào)UD、UDB分別輸入至多個(gè)移位寄存器單位電路181^181^181^.^181^
[0142]圖17是表示第8實(shí)施方式的移位寄存器單位電路1811的結(jié)構(gòu)例的電路圖。移位寄存器單位電路1811在圖15所示的第7實(shí)施方式的移位寄存器單位電路1217的結(jié)構(gòu)中，還具備選擇電路SEL。其他結(jié)構(gòu)與第7實(shí)施方式的移位寄存器單位電路1217相同。選擇電路SEL基于掃描切換信號(hào)UD、UDB，選擇輸入至置位端子SETl的前一級(jí)的移位寄存器單位電路的輸出信號(hào)(或柵極起始脈沖信號(hào)GST)和輸入至置位端子SET2的后一級(jí)的移位寄存器單位電路的輸出信號(hào)(或柵極起始脈沖信號(hào)GST)中的任意一個(gè)，并作為輸入信號(hào)獲取。
[0143]例如，第二級(jí)的移位寄存器單位電路ISl2所具備的選擇電路SEL選擇第一級(jí)的移位寄存器單位電路181 i的輸出信號(hào)OUTI和第三級(jí)的移位寄存器單位電路1813的輸出信號(hào)0UT3中的任意一個(gè)輸出信號(hào)。選擇電路SEL將所選擇的輸出信號(hào)提供至薄膜晶體管T2的柵極，并且提供至上述第7實(shí)施方式中與置位端子SET連接的薄膜晶體管T3A的漏極。
[0144]在本實(shí)施方式中，選擇電路SEL具有作為基于掃描切換信號(hào)UD、UDB切換掃描方向的掃描切換電路的作用。此處，掃描方向是指圖16所示的多個(gè)移位寄存器單位電路18h、…。、…。、...、…乜的輸出信號(hào)⑶^^仍^^仍^…^仍^的輸出順序’以從第一級(jí)的移位寄存器單位電路^^向最后一級(jí)即第η級(jí)的移位寄存器單位電路181n的升序的掃描方向輸出輸出信號(hào)OUT 1、0UT2、0UT3、…、OUTn時(shí)的掃描稱為順掃描，相反地，以從最后一級(jí)的移位寄存器單位電路181η向第一級(jí)的移位寄存器單位電路18h的降序的掃描方向輸出輸出信號(hào)OUT 1、0UT2、0UT3、…、OUTn時(shí)的掃描稱為逆掃描。
[0145]圖18A?圖18C是表示第8實(shí)施方式的移位寄存器單位電路的詳細(xì)例的電路圖，示出了選擇電路SEL的結(jié)構(gòu)例。圖18A所示的選擇電路(掃描切換電路)具備薄膜晶體管T81、T82、T83、T84、T85、T86、T87、T88。此處，掃描切換信號(hào)UD提供至薄膜晶體管T81的漏極，掃描切換信號(hào)UD的反相信號(hào)即掃描切換信號(hào)UDB提供至其柵極。薄膜晶體管Τ81的源極與薄膜晶體管Τ82的漏極連接，電源電壓VDD提供至薄膜晶體管Τ82的柵極。掃描切換信號(hào)UD提供至薄膜晶體管Τ83的漏極，其柵極與漏極連接，其源極與上述的薄膜晶體管Τ82的源極一起與薄膜晶體管Τ84的柵極連接。即，薄膜晶體管Τ83采用二極管連接方式，掃描切換信號(hào)UD提供至相當(dāng)于陽(yáng)極的節(jié)點(diǎn)，相當(dāng)于陰極的節(jié)點(diǎn)與薄膜晶體管Τ84的柵極連接。薄膜晶體管Τ84的電流回路的一端與置位端子SETl連接，其電流回路的另一端與輸出端子SO連接。
[0146]此外，掃描切換信號(hào)UDB提供至薄膜晶體管Τ85的源極，掃描切換信號(hào)UD提供至其柵極。薄膜晶體管Τ85的漏極與薄膜晶體管Τ86的源極連接，電源電壓VDD提供至薄膜晶體管Τ86的柵極。掃描切換信號(hào)UDB提供至薄膜晶體管Τ87的源極，其柵極與源極連接，其漏極與上述的薄膜晶體管Τ86的漏極一起與薄膜晶體管Τ88的柵極連接。即，薄膜晶體管Τ87采用二極管連接方式，掃描切換信號(hào)UDB提供至相當(dāng)于陽(yáng)極的節(jié)點(diǎn)，相當(dāng)于陰極的節(jié)點(diǎn)與薄膜晶體管Τ88的柵極連接。
薄膜晶體管Τ88的電流回路的一端與置位端子SET2連接，其電流回路的另一端與輸出端子SO連接。
[0147]圖188所示的選擇電路在上述的圖18六的結(jié)構(gòu)中，省略了薄膜晶體管了81、了83、了85、Τ87，構(gòu)成為掃描切換信號(hào)UD提供至薄膜晶體管Τ82的漏極，掃描切換信號(hào)UDB提供至薄膜晶體管Τ86的源極。
圖18C所示的選擇電路在上述的圖18Α的結(jié)構(gòu)中，省略了薄膜晶體管Τ81、Τ82、Τ83、Τ85、Τ86、Τ87，構(gòu)成為掃描切換信號(hào)UD提供至薄膜晶體管Τ84的柵極，掃描切換信號(hào)UDB提供至薄膜晶體管Τ88的柵極。
[0148]接著，對(duì)本實(shí)施方式的動(dòng)作進(jìn)行說(shuō)明。
先對(duì)選擇電路SEL的基本動(dòng)作進(jìn)行說(shuō)明，再對(duì)具備該選擇電路SEL的圖16所示的移位寄存器單位電路181的動(dòng)作進(jìn)行說(shuō)明。
[0149]〈選擇電路SEL的動(dòng)作〉
首先，對(duì)于圖18Α所示的選擇電路的動(dòng)作進(jìn)行說(shuō)明。
在進(jìn)行順掃描的情況下，掃描切換信號(hào)UD設(shè)定為高電平，其反相信號(hào)即掃描切換信號(hào)UDB設(shè)定為低電平。在該情況下，被提供低電平的掃描切換信號(hào)UDB的薄膜晶體管Τ81為截止?fàn)顟B(tài)，通過(guò)在漏極被提供高電平掃描切換信號(hào)UD的薄膜晶體管Τ83，薄膜晶體管Τ84的柵極充電至比相當(dāng)于掃描切換信號(hào)UD的高電平的電源電壓VDD下降了薄膜晶體管Τ83的閾值電壓Vth后得到的電壓(VDD-Vth)。因而，薄膜晶體管Τ84呈導(dǎo)通狀態(tài)。
[0150]另一方面，在柵極被提供高電平的掃描切換信號(hào)UD的薄膜晶體管Τ85呈導(dǎo)通狀態(tài)。此外，在柵極被提供電源電壓VDD的薄膜晶體管T86也呈導(dǎo)通狀態(tài)。因此，薄膜晶體管T88的柵極通過(guò)薄膜晶體管T85和薄膜晶體管T86進(jìn)行放電，薄膜晶體管T88的柵極被施加低電平。因而，薄膜晶體管T88呈截止?fàn)顟B(tài)。在該情況下，薄膜晶體管T87由于在源極和柵極被提供低電平的掃描切換信號(hào)UDB，因此呈截止?fàn)顟B(tài)。
[0151 ]如上所述若薄膜晶體管T84呈導(dǎo)通狀態(tài)，薄膜晶體管T88呈截止?fàn)顟B(tài)，則置位端子SETl與輸出端子SO電連接，置位端子SET2處于與輸出端子SO電氣分離的狀態(tài)。因此，選擇輸入至置位端子SETl的信號(hào)并從輸出端子SO輸出。此時(shí)，根據(jù)薄膜晶體管T84的柵極和溝道之間的電容分量的自舉效果，薄膜晶體管T84的柵極電壓被輸入至置位端子SETl的信號(hào)的信號(hào)電平推高。因此，輸入至置位端子SETl的信號(hào)不會(huì)產(chǎn)生因薄膜晶體管T84的閾值電壓Vth引起的電壓降地傳輸至輸出端子S0。
[0152]在該情況下，由于前一級(jí)的移位寄存器單位電路的輸出信號(hào)輸入至置位端子SETl，因此圖16所示的多個(gè)移位寄存器單位電路181^181^1813^"、181?與上述的各實(shí)施方式相同，將輸出信號(hào)OUT 1、0UT2、0UT3、…、OUTn按升序輸出，實(shí)施順掃描。
[0153]接著，在進(jìn)行逆掃描的情況下，掃描切換信號(hào)UD設(shè)定為低電平，掃描切換信號(hào)UDB設(shè)定為高電平。在該情況下，在柵極被提供高電平的掃描切換信號(hào)UDB的薄膜晶體管T81呈導(dǎo)通狀態(tài)。此外，在柵極被提供電源電壓VDD的薄膜晶體管T82也呈導(dǎo)通狀態(tài)。因此，薄膜晶體管T84的柵極通過(guò)薄膜晶體管T81和薄膜晶體管T82進(jìn)行放電，薄膜晶體管T84的柵極被施加低電平。因而，薄膜晶體管T84呈截止?fàn)顟B(tài)。在該情況下，薄膜晶體管T83由于在源極和柵極被提供低電平的掃描切換信號(hào)UDB，因此呈截止?fàn)顟B(tài)。
[0154]另一方面，在柵極被提供低電平的掃描切換信號(hào)UD的薄膜晶體管T85為截止