本發(fā)明涉及一種電子模塊和一種用于制造電子模塊的方法。

背景技術(shù)：
在半導(dǎo)體芯片封裝的領(lǐng)域中，非常經(jīng)常出現(xiàn)以下問題：必須在載體上安裝兩個或更多個芯片，以制造半導(dǎo)體芯片封裝。半導(dǎo)體芯片可以具有不同的功能、大小和屬性。特別地，半導(dǎo)體芯片中的一個可以由功率半導(dǎo)體芯片組成，并且半導(dǎo)體芯片中的另一個可以由邏輯集成電路（IC）芯片組成，這兩個芯片均是例如功率轉(zhuǎn)換器或電源電路的一部分。原理上，可以將半導(dǎo)體芯片并排地布置在芯片載體上，這需要特殊的過程并導(dǎo)致具有相對大的基座面積的封裝。然而，電子器件的領(lǐng)域中的總體目的在于：以小的總體大小尺寸，特別地以小的基座面積，制造電子器件。附圖說明附圖被包括以提供對實施例的進一步理解，并且被并入到本說明書中并構(gòu)成本說明書的一部分。附圖圖解說明了實施例，并與描述一起用于說明實施例的原理。其他實施例以及實施例的許多預(yù)期優(yōu)勢隨著它們參照以下詳細描述變得更好理解而將容易地意識到。附圖的元件不必相對于彼此按比例繪制。相似的參考標(biāo)記指示對應(yīng)的類似部分。圖1圖解說明了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示；圖2圖解說明了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示；圖3圖解說明了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示；圖4圖解說明了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示；圖5示出了用于圖解說明根據(jù)實施例的用于制造電子模塊的方法的流程圖；圖6A-6D圖解說明了用于圖解說明根據(jù)實施例的用于制造電子模塊的方法的示意橫截面?zhèn)纫晥D表示；圖7A-7C圖解說明了用于圖解說明根據(jù)實施例的用于制造電子模塊的方法的示意橫截面?zhèn)纫晥D表示；以及圖8A-8B圖解說明了用于圖解說明根據(jù)實施例的用于制造電子模塊的方法的示意橫截面?zhèn)纫晥D表示。具體實施方式現(xiàn)在參照附圖來描述這些方面和實施例，其中，自始至終，相似的參考標(biāo)記一般用于指代相似的元件。在以下描述中，出于說明的目的，闡述了許多具體細節(jié)以便提供對實施例的一個或多個方面的透徹理解。然而，對本領(lǐng)域技術(shù)人員來說可以顯而易見，可以利用更小程度的具體細節(jié)來實施這些實施例的一個或多個方面。在其他實例中，以示意的形式示出了已知的結(jié)構(gòu)和元件以便于描述實施例的一個或多個方面。要理解，在不脫離本發(fā)明的范圍的前提下，可以利用其他實施例并且可以進行結(jié)構(gòu)或邏輯的改變。應(yīng)當(dāng)進一步注意，附圖不要按比例繪制或不必按比例繪制。此外，盡管可以關(guān)于多個實施方式中的僅一個公開實施例的特定特征或方面，但是如對任何給定或特定應(yīng)用來說可期望且有利的那樣，可以將這種特征或方面與其他實施方式的一個或多個其他特征或方面進行組合。此外，在該詳細描述或權(quán)利要求中使用術(shù)語“包括”、“具有”、“帶有”或這些術(shù)語的其他變型的意義上，這些術(shù)語意在以與術(shù)語“包括”類似的方式是包含性的?？梢允褂眯g(shù)語“耦合”和“連接”以及派生詞。應(yīng)當(dāng)理解，這些術(shù)語可以用于指示兩個元件彼此協(xié)作或交互，不論它們是直接物理或電接觸還是它們彼此不直接接觸。此外，術(shù)語“示例性”僅意在作為示例，而不是最佳或最優(yōu)的。因此，以下詳細描述不要在限制的意義上理解，并且本發(fā)明的范圍由所附權(quán)利要求限定。電子模塊和用于制造電子模塊的方法的實施例可以使用各種類型的半導(dǎo)體芯片或在半導(dǎo)體芯片中并入的電路，在它們當(dāng)中有邏輯集成電路、模擬集成電路、混合信號集成電路、傳感器電路、MEMS（微機電系統(tǒng)）、功率集成電路、具有集成無源器件的芯片等。實施例也可以使用半導(dǎo)體芯片，包括晶體管、功率晶體管、MOS晶體管結(jié)構(gòu)或垂直晶體管結(jié)構(gòu)，像例如IGBT（絕緣柵雙極晶體管）結(jié)構(gòu)，或者一般地，以下晶體管結(jié)構(gòu)：其中，至少一個電接觸端子布置在半導(dǎo)體芯片的第一主面上并且至少一個其他電接觸端子布置在半導(dǎo)體芯片的與半導(dǎo)體芯片的第一主面相對的第二主面上。在多個實施例中，對彼此施加層或?qū)佣询B，或者將材料施加或沉積至層上。應(yīng)當(dāng)意識到，諸如“施加”或“沉積”之類的任何術(shù)語意在在字面上覆蓋將層施加至彼此之上的所有種類和技術(shù)。特別地，它們意在覆蓋作為整體同時施加層的技術(shù)（比如例如層壓技術(shù)）以及以順序的方式沉積層的技術(shù)（像例如濺射、電鍍、模塑、CVD等）。參照圖1，示出了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示。圖1的電子模塊10包括第一載體1、布置在第一載體1上的第一半導(dǎo)體芯片2、布置在第一半導(dǎo)體芯片2上方的第二半導(dǎo)體芯片3、以及將第二半導(dǎo)體芯片3粘合至第一載體1且封裝第一半導(dǎo)體芯片2的材料層4。根據(jù)電子模塊10的實施例，材料層4可以由粘合箔或粘合帶組成。原理上，粘合箔可以由任何種類的塑料材料或聚合物材料制成。它可以具有從20μm至150μm的范圍內(nèi)的厚度。根據(jù)電子模塊10的實施例，材料層4可以由粘合膏組成。根據(jù)電子模塊10的實施例，第二半導(dǎo)體芯片3可以具有比第一半導(dǎo)體芯片2更大的大小尺寸。特別地，如可在圖1中看出，沿被表示為“x”的至少一個方向，第二半導(dǎo)體芯片3可以大于第一半導(dǎo)體芯片2。此外，沿與x方向垂直的另一水平方向（即，被表示為“y”的方向），第二半導(dǎo)體芯片3也可以大于第一半導(dǎo)體芯片2。在這種情況下，可以以如下方式將第二半導(dǎo)體芯片3布置在第一半導(dǎo)體芯片2上方：第二半導(dǎo)體芯片3具有橫向延伸至第一半導(dǎo)體芯片2的相應(yīng)側(cè)邊緣之外的外側(cè)邊緣。換言之，可以以如下方式將第二半導(dǎo)體芯片3布置在第一半導(dǎo)體芯片2上方：第二半導(dǎo)體芯片3沿所有方向與第一半導(dǎo)體芯片2全部重疊。根據(jù)電子模塊10的實施例，第二半導(dǎo)體芯片3和材料層4可以具有類似或相等的橫側(cè)尺寸，這意味著：其相應(yīng)側(cè)邊緣橫向彼此對準(zhǔn)。根據(jù)電子模塊10的實施例，材料層4可以具有比第二半導(dǎo)體芯片3更大的橫向大小尺寸。根據(jù)電子模塊10的實施例，第一半導(dǎo)體芯片2可以具有小于100μm的厚度，特別地，10μm至100μm的厚度，特別地，20μm至50μm的厚度。根據(jù)電子模塊10的實施例，第二半導(dǎo)體芯片3可以具有從40μm至800μm的范圍內(nèi)的厚度。根據(jù)電子模塊10的實施例，第二半導(dǎo)體芯片3可以具有比第一半導(dǎo)體芯片2的厚度大的厚度。特別地，第二半導(dǎo)體芯片2可以具有為第一半導(dǎo)體芯片2的厚度至少兩倍的厚度。要理解，厚度方向與如圖1所示的z方向相對應(yīng)。根據(jù)電子模塊10的實施例，第一和第二半導(dǎo)體芯片2和3可以彼此電連接。根據(jù)電子模塊10的實施例，第一半導(dǎo)體芯片3可以由晶體管芯片、MOS晶體管芯片、垂直晶體管芯片、IGBT晶體管芯片和功率晶體管芯片中的一個或多個組成。第二半導(dǎo)體芯片3可以由處理器芯片、控制器芯片、邏輯電路芯片和集成電路芯片中的一個或多個組成。根據(jù)電子模塊10的實施例，第一半導(dǎo)體芯片2可以由處理器芯片、控制器芯片、邏輯電路芯片和集成電路芯片中的一個或多個組成。第二半導(dǎo)體芯片3可以由晶體管芯片、MOS晶體管芯片、垂直晶體管芯片、IGBT晶體管芯片和功率晶體管芯片中的一個或多個組成。根據(jù)電子模塊10的實施例，材料層4可以是導(dǎo)電的。材料層4可以包括各向同性導(dǎo)電性或各向異性導(dǎo)電性。還可以是以下情況：第一和第二半導(dǎo)體芯片2和3中的一個或多個可以包括至少一個電接觸元件，并且材料層4可以將第一半導(dǎo)體芯片2或第二半導(dǎo)體芯片3的電接觸元件與第一載體1電連接，或者與第一和第二半導(dǎo)體芯片2和3中相應(yīng)的另一個的電接觸元件電連接。稍后將示出并說明稍微更詳細的實施例。根據(jù)電子模塊10的實施例，材料層4可以包括嵌入其中的導(dǎo)電顆粒。導(dǎo)電顆粒可以均勻分布在材料層4內(nèi)，使得材料層4可以包括各向同性導(dǎo)電性。導(dǎo)電顆粒還可以非均勻分布在材料層4內(nèi)，使得材料層4可以包括各向異性導(dǎo)電性。根據(jù)電子模塊10的實施例，第三半導(dǎo)體芯片可以布置在第一半導(dǎo)體芯片2上方且橫向靠近第二半導(dǎo)體芯片3。第三半導(dǎo)體芯片可以通過材料層4粘合至第一載體1?？梢詫Φ诙偷谌雽?dǎo)體芯片進行尺寸調(diào)整，使得它們中的每一個具有比第一半導(dǎo)體芯片2更小的橫向大小尺寸，但是可以以如下方式布置第二和第三半導(dǎo)體芯片：第二和第三半導(dǎo)體芯片沿所有方向均與第一半導(dǎo)體芯片1橫向完全重疊。稍后將示出并說明稍微更詳細的實施例。根據(jù)電子模塊10的實施例，第一半導(dǎo)體芯片1可以在面向第二半導(dǎo)體芯片2的第一主面上包括第一電接觸元件。電子模塊10還可以包括電連接器以及將第一電接觸元件與電連接器相連接的電氣構(gòu)件。電連接器可以設(shè)置在與第一載體1相同的平面中。第一載體1和電連接器均可以源自同一個引線框，其可以在制造過程的開始時鄰接并且然后可以在制造過程期間被分離為不同電氣構(gòu)件。電氣構(gòu)件可以包括在金屬夾上，金屬夾可以具有剛性形式和形狀并可以以上部分的平面下表面連接至第一半導(dǎo)體芯片2的第一電接觸元件上、并且然后可以向下延伸至電連接器并可以以下部分與電連接器相連接。稍后將示出并說明稍微更詳細的實施例。根據(jù)電子模塊10的實施例，電子模塊10還可以包括第二載體，第二載體可以布置在與第一載體1相同的平面中，但與第一載體1電隔離。第一半導(dǎo)體芯片2可以布置在第一載體1上和第二載體上。特別地，第一半導(dǎo)體芯片2可以包括至少兩個電接觸元件，其中一個與第一載體1相連接并且其中另一個與第二載體相連接。還可以是以下情況：第二半導(dǎo)體芯片3橫向延伸至第二載體上方，并且材料層4附著至第二載體。以下將示出并說明稍微更詳細的實施例。參照圖2，示出了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示。圖2的電子模塊20包括第一載體21、第二載體22、布置在第一和第二載體21和22上的第一半導(dǎo)體芯片23、布置在第一半導(dǎo)體芯片23上方的第二半導(dǎo)體芯片24、以及將第二半導(dǎo)體芯片24粘合至第一和第二載體21和22且封裝第一半導(dǎo)體芯片23的材料層25。第一半導(dǎo)體芯片23可以由晶體管芯片、MOS晶體管芯片、垂直晶體管芯片、IGBT晶體管芯片和功率晶體管芯片中的一個或多個組成。在任何情況下，第一半導(dǎo)體芯片23可以包括：第一電接觸元件23.1和第二電接觸元件23.2，均布置在第一半導(dǎo)體芯片23的下主表面上；以及第三電接觸元件23.3，布置在第一半導(dǎo)體芯片23的上主表面上。第一電接觸元件23.1可以是源極接觸元件，第二電接觸元件23.2可以是柵極接觸元件，并且第三電接觸元件23.3可以是晶體管芯片的漏極接觸元件。第一電接觸元件23.1可以附著至第一載體21并與第一載體21電連接，并且第二電接觸元件23.2可以附著至第二載體22并與第二載體22電連接。圖2的電子模塊20還可以包括電連接器26，電連接器26可以與第一和第二載體21和22布置在同一個平面中。第一和第二載體21和22以及電連接器26可以源自同一個引線框，其可以在制造過程的開始時鄰接并且可以相繼被分離為彼此電隔離的不同電氣載體和連接器。電連接器26可以通過可以具有剛性形式和形狀的電氣構(gòu)件27與第三電接觸元件23.3相連接。第一半導(dǎo)體芯片23可以具有從10μm至100μm的范圍內(nèi)的厚度，特別地從20μm至50μm的范圍內(nèi)的厚度。第二半導(dǎo)體芯片24可以由處理器芯片、控制器芯片、集成電路芯片和邏輯集成電路芯片中的一個或多個組成。其可以具有從40μm至800μm的范圍內(nèi)的厚度。第二半導(dǎo)體芯片24可以包括可遠離材料層25的電接觸元件24.1。然而，電接觸元件24.1還可以被布置為與材料層25相接觸或面向材料層25。這里要理解，以上結(jié)合圖1的電子模塊10描述的不同特征和實施例也可以適用于圖2的電子模塊20的相應(yīng)部件中的每一個。參照圖3，示出了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示。圖3的電子模塊30包括第一載體31和第二載體37、電連接器元件36、布置在載體31上的第一半導(dǎo)體芯片32、布置在第一半導(dǎo)體芯片32上方的第二半導(dǎo)體芯片34、以及將第二半導(dǎo)體芯片34粘合至載體31且封裝第一半導(dǎo)體芯片32的材料層33。第一半導(dǎo)體芯片32可以由處理器芯片、控制器芯片、集成電路芯片和邏輯集成電路芯片中的一個或多個組成。第一半導(dǎo)體芯片32還可以包括布置在下主面上的一個或多個電接觸元件32.1，并且電接觸元件32.1中的每一個通過焊球35連接至電連接器元件36。電連接器元件36以及第一和第二載體31和37中的每一個可以源自同一個引線框，其在制造過程的開始時鄰接并且被分離為第一和第二載體31和37以及電連接器元件36。第二半導(dǎo)體芯片34可以由晶體管芯片、MOS晶體管芯片、垂直晶體管芯片、IGBT晶體管芯片和功率晶體管芯片中的一個或多個組成。第二半導(dǎo)體芯片34包括第一下主面上的第一電接觸元件34.1、布置在第二上主面上的第二電接觸元件34.2、以及布置在第二半導(dǎo)體芯片34的第二上主面上的第三電接觸元件34.3。第一電接觸元件34.1可以是漏極接觸元件，第二電接觸元件34.2可以是源極接觸元件，以及第三電接觸元件34.3可以是晶體管芯片的柵極接觸元件。材料層33可以封裝第一半導(dǎo)體芯片32，并且它可以同時充當(dāng)布置在第一半導(dǎo)體芯片32下方的焊球35的底部填充并將電接觸元件32.1分別與第一和第二載體31和37以及電連接器元件36相連接。這里要理解，以上結(jié)合圖1的電子模塊10描述的不同特征和實施例也可以適用于圖3的電子模塊30的相應(yīng)部件中的每一個。參照圖4，示出了根據(jù)實施例的電子模塊的示意橫截面?zhèn)纫晥D表示。圖4的電子模塊40可以包括載體41、布置在載體41上的第一半導(dǎo)體芯片42、布置在第一半導(dǎo)體芯片42上方的第二半導(dǎo)體芯片43、布置在第一半導(dǎo)體芯片42上方的第三半導(dǎo)體芯片44、以及將第二和第三半導(dǎo)體芯片43和44粘合至載體41且封裝第一半導(dǎo)體芯片42的材料層45。第一半導(dǎo)體芯片42可以是晶體管芯片、MOS晶體管芯片、垂直晶體管芯片、IGBT晶體管芯片和功率晶體管芯片中的一個或多個。第一半導(dǎo)體芯片42包括：第一電接觸元件42.1，布置在第一半導(dǎo)體芯片42的下表面上并附著至載體41并與載體41電連接；第二電接觸元件42.2，布置在第一半導(dǎo)體芯片42的第二上表面上；以及第三電接觸元件42.3，布置在半導(dǎo)體芯片42的第二上表面上。第一電接觸元件42.1可以由漏極接觸元件組成，第二電接觸元件42.2可以由源極接觸元件組成，以及第三電接觸元件42.3可以由第一半導(dǎo)體芯片42的柵極接觸元件組成。第二半導(dǎo)體芯片43可以由晶體管芯片、MOS晶體管芯片、垂直晶體管芯片、IGBT晶體管芯片和功率晶體管芯片中的一個或多個組成。第二半導(dǎo)體芯片43包括：第一電接觸元件43.1，處于與材料層45的上表面附著的第一下表面上；第二電接觸元件43.2，布置在第二上表面上；以及第三電接觸元件43.3，布置在第二半導(dǎo)體芯片43的第二上表面上。第一電接觸元件43.1可以是漏極接觸元件，第二電接觸元件43.2可以是源極接觸元件，以及第三電接觸元件43.3可以是第二半導(dǎo)體芯片43的柵極接觸元件。材料層45可以包括各向異性導(dǎo)電性，該各向異性導(dǎo)電性可以是通過以非均勻分布的方式利用導(dǎo)電顆粒45.1填充材料層45來實現(xiàn)的。如圖4所示，可以將導(dǎo)電顆粒45.1填充至材料層45中，以使得在材料層45的處于第一半導(dǎo)體芯片42的第二電接觸元件42.2與第二半導(dǎo)體芯片43的第一電接觸元件43.1之間的區(qū)域中聚集導(dǎo)電顆粒45.1，從而可以提供這些電接觸元件之間的電連接并因此可以提供第一和第二半導(dǎo)體芯片42和43之間的電連接。還示出了：可以將導(dǎo)電顆粒45.1填充至材料層45中，以使得在材料層45的處于第一半導(dǎo)體芯片42的第三電接觸元件42.3與第三半導(dǎo)體芯片44的下表面之間的區(qū)域中聚集導(dǎo)電顆粒45.1，從而還可以提供第一和第三半導(dǎo)體芯片42和44之間的電連接。第三半導(dǎo)體芯片44可以由處理器芯片、控制器芯片、集成電路芯片和邏輯集成電路芯片中的一個或多個組成。第三半導(dǎo)體芯片44可以在與材料層45遠離的表面上，或者可替換地，在與材料層45相鄰的表面上，包括接觸元件44.1。這里要理解，以上結(jié)合圖1的電子模塊10描述的不同特征和實施例也可以適用于圖4的電子模塊40的相應(yīng)部件中的每一個。參照圖5，示出了用于圖解說明根據(jù)實施例的用于制造電子模塊的方法的流程圖。方法50包括：將第一半導(dǎo)體芯片附著在第一載體上（51）；將材料層附著在第二半導(dǎo)體芯片的主面上（52）；以及將第二半導(dǎo)體芯片布置在第一半導(dǎo)體芯片上方，使得材料層附著至第一載體并封裝第一半導(dǎo)體芯片（53）。根據(jù)圖5的方法50的實施例，材料層可以由粘合箔組成，并且將材料層附著在第二半導(dǎo)體芯片的主面上可以包括將粘合箔層壓在第二半導(dǎo)體芯片的主面上。根據(jù)圖5的方法50的實施例，材料層可以由粘合膏組成，并且將材料層附著在第二半導(dǎo)體芯片的主面上可以包括將粘合膏施加在第二半導(dǎo)體芯片的主面上。根據(jù)圖5的方法50的實施例，方法50還包括：在將第二半導(dǎo)體芯片施加于第一半導(dǎo)體芯片之前，通過使用電氣構(gòu)件，將第一半導(dǎo)體芯片與電連接器電連接。電連接器可以設(shè)置在與第一載體相同的平面中并可以與第一載體源自同一個引線框。根據(jù)圖5的方法50的實施例，還可以將第一半導(dǎo)體芯片附著在可與第一載體電隔離的第二載體上。第二載體可以設(shè)置在與第一載體相同的平面中，并且它可以與第一載體源自同一個引線框。第一半導(dǎo)體芯片可以在其主表面之一上包括第一電接觸元件和第二電接觸元件，并且可以將第一電接觸元件附著至第一載體并與第一載體電連接，并且可以將第二電接觸元件附著至第二載體并與第二載體電連接?？梢砸匀缦路绞綄⒌诙雽?dǎo)體芯片布置在第一半導(dǎo)體芯片上方：材料層也附著至第二載體。根據(jù)圖5的方法50的實施例，將第三半導(dǎo)體芯片布置在第一半導(dǎo)體芯片上方且靠近第二半導(dǎo)體芯片，其中，該方法還可以包括：通過使用材料層，將第三半導(dǎo)體芯片粘合至載體。參照圖6A-6D，示出了用于圖解說明根據(jù)實施例的示例性方法的示意橫截面?zhèn)纫晥D表示。圖6A示出了第一載體61.1、第二載體61.2、第三載體61.3、第一電連接器61.4和第二電連接器61.5，所有這些可以源自同一個引線框61并將要在制造過程期間彼此分離。第一功率晶體管芯片62附著在第一和第二載體61.1和61.2上，并且第二功率晶體管芯片63附著在第二和第三載體61.2和61.3上。第一功率晶體管芯片62在其下主表面上包括源極接觸元件62.1和柵極接觸元件62.2，并且源極接觸元件62.1附著至第一載體61.1并與第一載體61.1電連接，并且柵極接觸元件62.2附著至第二載體61.2并與第二載體61.2電連接。功率晶體管芯片62還在其上主表面上包括漏極接觸元件62.3。第二功率晶體管芯片63在其下主表面上包括源極接觸元件63.1和柵極接觸元件63.2，并且源極接觸元件63.1附著至第三載體61.3并與第三載體61.3電連接，并且柵極接觸元件63.2附著至第二載體61.2并與第二載體61.2電連接。第二功率晶體管芯片63還在其上主表面上包括漏極接觸元件63.3。圖6B示出了在將第一和第二功率晶體管芯片62和63分別電連接至第一和第二電連接器61.4和61.5之后的組件。利用第一電氣構(gòu)件64在漏極接觸元件62.3與第一電連接器61.4之間進行電連接，并且利用第二電氣構(gòu)件65在漏極接觸元件63.3與第二電連接器61.5之間進行電接觸。第一和第二電氣構(gòu)件64和65可以由金屬夾制成。圖6C示出了包括具有電接觸元件66.1的邏輯集成電路芯片66的組件的示意橫截面?zhèn)纫晥D表示。在邏輯集成電路芯片66的與電接觸元件66.1遠離的主表面上，附著了粘合箔67，粘合箔67可以具有從20μm至150μm的范圍內(nèi)的厚度。附圖不必按比例繪制，這意味著：原理上，芯片66可以具有從40μm至800μm的范圍內(nèi)的任何期望厚度。圖6D再次示出了完整組件，其中，邏輯集成電路芯片66與粘合箔67一起附著至第一功率晶體管芯片62以及第一和第二載體61.1和61.2。粘合箔67的尺寸可以使得粘合箔67在所有側(cè)封裝第一功率晶體管芯片62。圖7A-7C示出了用于圖解說明根據(jù)實施例的用于制造電子模塊的方法的示意橫截面?zhèn)纫晥D表示。圖7A示出了以下組件，該組件包括第一載體71.1、第二載體71.2、第一電連接器71.3、第二電連接器71.4和第三電連接器71.5，所有這些可以源自同一個引線框71并可以在制造過程期間彼此分離。該組件還可以包括邏輯集成電路72，邏輯集成電路72在其下主表面處包括電接觸元件72.1。電接觸元件72.1中的每一個通過焊球73與第一和第二載體71.1和71.2之一或電連接器71.3至71.5之一電連接。圖7B示出了包括功率晶體管芯片74和粘合箔75的組件。功率晶體管芯片74在其下主表面上包括漏極接觸元件74.1，并在其上主表面上包括源極接觸元件74.2和柵極接觸元件74.3。粘合箔75附著至功率晶體管芯片74的下主表面，即，附著至漏極接觸元件74.1。粘合箔可以包括從20μm至150μm的范圍內(nèi)的厚度。附圖不必按比例繪制，這意味著：原理上，功率晶體管芯片可以具有任何期望厚度。圖7C示出了在將功率晶體管芯片74與粘合箔75一起附著至邏輯集成電路芯片72、第一和第二載體71.1和71.2以及第一至第三電連接器71.3至71.5之后的組件。粘合箔75的尺寸可以使得粘合箔75從所有側(cè)完全封裝邏輯集成電路芯片72。圖8A和8B示意性地示出了用于圖解說明根據(jù)實施例的用于制造電子模塊的方法的橫截面?zhèn)纫晥D表示。圖8A示出了由載體81、第一功率晶體管芯片82和粘合膏83組成的組件。第一功率晶體管芯片82可以包括漏極接觸元件82.1、源極接觸元件82.2和柵極接觸元件82.3。第一功率晶體管芯片82可以以如下方式附著至載體81：漏極接觸元件82.1附著至載體81的表面并與載體81的表面電連接。粘合膏83可以以如下方式附著至第一功率晶體管芯片：粘合膏83在所有側(cè)完全封裝第一功率晶體管芯片82。粘合膏83可以包括導(dǎo)電顆粒83.1，導(dǎo)電顆粒83.1可以非均勻地分布在粘合膏83內(nèi)，使得粘合膏83可以包括各向異性導(dǎo)電性。圖8B示出了將第二功率晶體管芯片84和邏輯集成電路芯片85附著至粘合膏83的上表面之后的組件。第二功率晶體管芯片84可以在其下主表面上包括漏極接觸元件84.1，并在其上主表面上包括源極接觸元件84.2和柵極接觸元件84.3。第二功率晶體管芯片84可以以如下方式附著至粘合膏83：漏極接觸元件84.1附著至粘合膏83的上表面，并與粘合膏83的導(dǎo)電區(qū)域進行電接觸。粘合膏83的導(dǎo)電區(qū)域由粘合膏83的處于第一功率晶體管芯片82的源極接觸元件82.2與第二功率晶體管芯片84的漏極接觸元件84.1之間的區(qū)域中的導(dǎo)電顆粒83.1的高聚集用符號表示。邏輯集成電路芯片85可以在與粘合膏83遠離的上主表面處包括電接觸元件85.1，并且邏輯集成電路芯片85還可以在其下主表面（未示出）上包括電接觸元件，該電接觸元件可以通過粘合膏83的導(dǎo)電區(qū)域電連接至第一功率晶體管芯片82的柵極接觸元件82.3。盡管關(guān)于一個或多個實施方式示意和描述了本發(fā)明，但是在不脫離所附權(quán)利要求的精神和范圍的前提下，可以對所圖解說明的示例進行更改和/或修改。特別地，關(guān)于由上述部件或結(jié)構(gòu)（組件、器件、電路、系統(tǒng)等）執(zhí)行的各種功能，除另有指示外，用于描述這種部件的術(shù)語（包括對“裝置”的引用）意在與執(zhí)行所描述的組件的指定功能的任何組件或結(jié)構(gòu)相對應(yīng)（例如，在功能上等同），即使未在結(jié)構(gòu)上與執(zhí)行本發(fā)明的本文圖解說明的示例性實施方式中的功能的所公開結(jié)構(gòu)等同。