本發(fā)明涉及半導體高耐壓器件領域，具體是指一種具有P型GaN島的垂直氮化鎵基異質結場效應晶體管。

背景技術：
氮化鎵基異質結場效應晶體管（GaNHeterojunctionFiele-EffectTransistor，GaNHFET）不但具有禁帶寬度大、臨界擊穿電場高、電子飽和速度高、導熱性能好、抗輻射和良好的化學穩(wěn)定性等優(yōu)異特性，同時氮化鎵（GaN）材料可以與鋁鎵氮（AlGaN）等材料形成具有高濃度和高遷移率的二維電子氣異質結溝道，因此特別適用于高壓、大功率和高溫應用，是電力電子應用最具潛力的晶體管之一?，F(xiàn)有的高耐壓GaNHFET結構主要為橫向器件，器件基本結構如圖1所示。器件主要包括襯底，GaN緩沖層，AlGaN勢壘層以及AlGaN勢壘層上形成的源極、漏極和柵極，其中源極和漏極與AlGaN勢壘層形成歐姆接觸，柵極與AlGaN勢壘層形成肖特基接觸。但是對于橫向GaNHFET而言，在截止狀態(tài)下，從源極注入的電子可以經過GaN緩沖層到達漏極，形成漏電通道，過大的緩沖層泄漏電流會導致器件提前擊穿，無法充分發(fā)揮GaN材料的高耐壓優(yōu)勢，從而限制GaNHFET在高壓方面的應用。同時橫向GaNHFET器件主要依靠柵極與漏極之間的有源區(qū)來承受耐壓，要獲得大的擊穿電壓，需設計很大的柵極與漏極間距，從而會增大芯片面積，不利于現(xiàn)代電力電子系統(tǒng)便攜化、小型化的發(fā)展趨勢。與橫向GaNHFET相比，垂直GaN異質結場效應晶體管（GaNVerticalHeterojunctionFiele-EffectTransistor，GaNVHFET）結構可以有效地解決以上問題。常規(guī)GaNVHFET結構如圖2所示，器件主要包括漏極、n+-GaN襯底、n-GaN緩沖層、p-GaN電流阻擋層、GaN溝道層、AlGaN勢壘層和AlGaN勢壘層上形成的柵極和源極，其中漏極與n+-GaN襯底形成歐姆接觸，源極與AlGaN勢壘層形成歐姆接觸，柵極與AlGaN勢壘層形成肖特基接觸。與橫向GaNHFET相比，GaNVHFET存在以下優(yōu)勢：器件主要通過柵極與漏極之間的縱向間距，即n-GaN緩沖層來承受耐壓，器件橫向尺寸可以設計的非常小，有效節(jié)省芯片面積；同時p-GaN電流阻擋層與n-GaN緩沖層之間形成的p-n結可以有效阻擋從源極注入的電子，從而抑制器件緩沖層泄漏電流。除此之外，GaNVHFET結構還具有便于封裝、低溝道溫度等多方面優(yōu)點。對于常規(guī)GaNVHFET結構而言，器件主要依靠p-GaN電流阻擋層與n-GaN緩沖層之間形成的p-n結來承受耐壓，器件內峰值電場達到臨界電場或者泄漏電流達到閾值時，n-GaN緩沖層內耗盡區(qū)寬度的大小決定了器件的擊穿電壓，隨著n-GaN緩沖層厚度的增大，擊穿時n-GaN內的耗盡區(qū)寬度也隨之增大，但是當n-GaN緩沖層厚度超過一定值后，擊穿時n-GaN內的耗盡區(qū)寬度達到飽和，器件的擊穿電壓也達到飽和，不再隨著n-GaN緩沖層厚度的增大而增大，從而限制了GaNVHFET的高耐壓應用。同時n-GaN緩沖層內的垂直電場強度會隨著遠離p-GaN電流阻擋層與n-GaN緩沖層之間的p-n結界面而逐漸降低，由于器件擊穿電壓等于n-GaN緩沖層內的垂直電場強度沿著y軸方向的積分，不斷降低的垂直電場強度使得器件的擊穿電壓無法達到GaN材料極限，不能充分發(fā)揮GaN基器件的高耐壓優(yōu)勢。在專利文獻1[中國專利申請公開號：CN103151392A]中，提出了一種帶有p-GaN埋層結構的垂直氮化鎵基異質結場效應晶體管，通過在源極與漏極之間引入額外的p-n結，使得器件源漏間所加電壓由多個p-n結承擔，并改變了常規(guī)結構中電場隨著遠離電流阻擋層與緩沖層之間的p-n結面而降低的現(xiàn)象，提高了漏極附近的電場強度，從而實現(xiàn)了提高器件的擊穿電壓。但是，該結構源漏之間的電場呈現(xiàn)出鋸齒狀分布，每個p-n結界面處電場達到臨界電場時其余位置的電場卻仍低于臨界擊穿電場，耐壓仍有進一步提升的潛力。

技術實現(xiàn)要素：
針對常規(guī)GaNVHFET器件存在的問題，本發(fā)明提供了一種能將器件擊穿電壓提高接近極限的具有P型GaN島的垂直氮化鎵基異質結場效應晶體管。本發(fā)明通過下述技術方案實現(xiàn)：一種具有P型GaN島的垂直氮化鎵基異質結場效應晶體管，包括勢壘層，所述勢壘層上部設有源極和柵極，下部依次為溝道層、p-GaN電流阻擋層、n-GaN緩沖層、n+-GaN襯底、漏極；所述p-GaN電流阻擋層中心設有寬度為LAP的孔徑，且嵌套在n-GaN緩沖層上部，所述n-GaN緩沖層內設有p-GaN島，所述p-GaN島位于p-GaN電流阻擋層與n+-GaN襯底之間。通過在n-GaN緩沖層內引入p-GaN島層，擊穿時n-GaN緩沖層被p-GaN島完全耗盡，使得器件主要承受耐壓從原來的p-GaN電流阻擋層與n-GaN緩沖層之間形成的p-n結，變成了由p-GaN電流阻擋層、GaN緩沖層、n+-GaN襯底形成的p-i-n結，其中i本征區(qū)內電場幾乎保持不變，從而大大提升n-GaN緩沖層內電場強度，進而提升器件的耐壓強度。同時，由于p-i-n結本征區(qū)電場不變的特性，緩沖層中電場近似等于臨界電場并保持不變，這使得本發(fā)明的器件擊穿電壓將更接近極限。為更好地實現(xiàn)本發(fā)明，進一步地，所述p-GaN島沿著縱軸方向，從上至下共分為n層，n為正整數，n的范圍1≤n≤1000。為更好地實現(xiàn)本發(fā)明，進一步地，所述p-GaN島層的每一層均為同一中心線，該中心線也是n-GaN緩沖層的中心線。為更好地實現(xiàn)本發(fā)明，進一步地，所述的p-GaN島層長度為Lp，其范圍為1nm≤Lp≤LAP。所述的p-GaN島層厚度為Tp，其范圍為1nm≤Tp≤5μm。為更好地實現(xiàn)本發(fā)明，進一步地，所述的p-GaN島層相鄰兩層間距離為Tp-p，其范圍為1nm≤Tp-p≤30μm。為更好地實現(xiàn)本發(fā)明，進一步地，所述的p-GaN島層頂層與p-GaN電流阻擋層之間的間距為TC-P，其范圍為1nm≤TC-P≤15μm，p-GaN島層底層與n+-GaN襯底之間的間距為TP-S，其范圍為1nm≤TP-S≤15μm。為更好地實現(xiàn)本發(fā)明，進一步地，所述的p-GaN島層中，每層摻雜濃度范圍為1×1015~1×1020cm-3。為更好地實現(xiàn)本發(fā)明，進一步地，所述的p-GaN島層的形狀為長方形。p-GaN島層的形狀不僅限于長方形，還包括橢圓、圓形、三角形、梯形、六邊形以及其他形狀。為更好地實現(xiàn)本發(fā)明，進一步地，所述p-GaN電流阻擋層的厚度為0.1~5μm，摻雜濃度為1×1015~1×1020cm-3。為更好地實現(xiàn)本發(fā)明，進一步地，所述勢壘層的材料為AlxInyGazN，其中0≤x≤1，0≤y≤1，0≤z≤1，x+y+z=1。本發(fā)明與現(xiàn)有技術相比，具有以下優(yōu)點及有益效果：本發(fā)明通過在n-GaN緩沖層內引入p-GaN島層，擊穿時n-GaN緩沖層被p-GaN島完全耗盡，使得器件主要承受耐壓從原來的p-GaN電流阻擋層與n-GaN緩沖層之間形成的p-n結，變成了由p-GaN電流阻擋層、GaN緩沖層、n+-GaN襯底形成的p-i-n結，其中i本征區(qū)內電場幾乎保持不變，從而大大提升n-GaN緩沖層內電場強度，進而提升器件的耐壓強度。同時，由于p-i-n結本征區(qū)電場不變的特性，緩沖層中電場近似等于臨界電場并保持不變，這使得本發(fā)明的器件擊穿電壓將更接近極限，截止狀態(tài)下漏極泄漏電流也將有所降低。附圖說明圖1為現(xiàn)有技術橫向GaNHFET橫截面結構示意圖；圖2為現(xiàn)有技術GaNVHFET橫截面結構示意圖；圖3為對比文件中GaNPBL—VHFET橫截面結構示意圖；圖4為本發(fā)明提供的GaNPI-VHFET與常規(guī)GaNVHFET擊穿時A—A’截面處垂直電場分布比較；圖5為本發(fā)明提供的GaNPI-VHFET與常規(guī)GaNVHFET截止狀態(tài)下?lián)舸┨匦员容^。其中：101－源極，102－柵極，103－勢壘層，104－溝道層，201—p-GaN電流阻擋層，105－n-GaN緩沖層，202－n+-GaN襯底，203－漏極，301－p-GaN島層。具體實施方式下面結合實施例對本發(fā)明作進一步地詳細說明，但本發(fā)明的實施方式不限于此。圖1是己有技術橫向GaNHFET結構示意圖，從下至上主要包括襯底，氮化鎵（GaN）緩沖層，氮化鎵（GaN）溝道層，鋁鎵氮（AlGaN）勢壘層以及鋁鎵氮（AlGaN）勢壘層上形成的源極、漏極和柵極，其中源極和漏極與鋁鎵氮（AlGaN）勢壘層形成歐姆接觸，柵極與鋁鎵氮（AlGaN）勢壘層形成肖特基接觸。圖2是常規(guī)GaNVHFET結構示意圖，從下至上主要包括漏極，n+-GaN襯底，n-GaN緩沖層，p-GaN電流阻擋層，GaN溝道層，AlGaN勢壘層以及AlGaN勢壘層上形成的源極和柵極，其中源極和漏極均為歐姆接觸，柵極為肖特基接觸。實施例1：本實施例主要結構，如圖3所示，包括勢壘層103，所述勢壘層103上部設有源極101和柵極102，下部依次為溝道層104，p-GaN電流阻擋層201，n-GaN緩沖層105，n+-GaN襯底202，漏極203，所述p-GaN電流阻擋層201中心設有寬度為LAP的孔徑，且嵌套在n-GaN緩沖層105上部，所述n-GaN緩沖層105內設有p-GaN島301，所述p-GaN島301位于p-GaN電流阻擋層201與n+-GaN襯底202之間。其中，所述p-GaN島301沿著縱軸方向，從上至下共分為n層，n為正整數，n的范圍1≤n≤1000。p-GaN島層301的每一層均為同一中心線，該中心線也是n-GaN緩沖層105的中心線。p-GaN島層301長度為Lp，其范圍為1nm≤Lp≤LAP，所述的p-GaN島層301厚度為Tp，其范圍為1nm≤Tp≤5μm。p-GaN島層301相鄰兩層間距離為Tp-p，其范圍為1nm≤Tp-p≤30μm。p-GaN島層301頂層與p-GaN電流阻擋層201之間的間距為TC-P，其范圍為1nm≤TC-P≤15μm，p-GaN島層301底層與n+-GaN襯底202之間的間距為TP-S，其范圍為1nm≤TP-S≤15μm。p-GaN島層301中，每層摻雜濃度范圍為1×1015~1×1020cm-3。p-GaN島層301的形狀為長方形。p-GaN電流阻擋層201的厚度為0.1~5μm，摻雜濃度為1×1015~1×1020cm-3。勢壘層103的材料為AlGaN，溝道層104的材料為GaN。在本發(fā)明的GaNHFET中，最易于說明本發(fā)明意圖的例子是圖3所示的GaNPI-VHFET與圖2所示的常規(guī)GaNVHFET器件特性對比。器件結構參數由表1給出，其中GaNPI-VHFET中，所述p-GaN島層301共分為兩層，每一層的參數完全相同。表1器件結構參數圖4是本發(fā)明提供的GaNPI-VHFET與常規(guī)GaNVHFET擊穿時x=4μm處截面垂直電場強度比較。從圖中可以看出，對于常規(guī)GaNVHFET，擊穿時n-GaN緩沖層105內垂直電場僅延伸至y=14μm附近，說明器件擊穿時n-GaN緩沖層105沒有完全耗盡，部分n-GaN緩沖層105不能承受耐壓；同時垂直電場強度隨著遠離p-GaN電流阻擋層201與n-GaN緩沖層105之間的p-n結界面（y=1μm處）不斷減小，最終導致器件擊穿電壓較低，僅為1723V，不能充分發(fā)揮GaN基器件高耐壓的優(yōu)勢。但是對于本發(fā)明提供的GaNPI-VHFET，由于p-GaN島層301的使用，在n-GaN緩沖層105內引入了額外的p型雜質，擊穿時整個n-GaN緩沖層105被完全耗盡，相當于一個本征區(qū)，垂直電場強度不再隨著遠離p-GaN電流阻擋層201與n-GaN緩沖層105之間的p-n結界面而逐漸減小，而是幾乎保持不變，此時整個n-GaN緩沖層105都可以承受耐壓，從而使器件擊穿電壓得到提升，最終器件擊穿電壓為2639V。為了驗證本發(fā)明提供的p-GaN島層301對器件擊穿電壓的提升作用，對本發(fā)明提供的GaNPI-VHFET與常規(guī)GaNVHFET的擊穿特性進行了仿真，器件參數與表1一致，結果如圖5所示。器件擊穿電壓定義為截止狀態(tài)下器件內最大電場強度達到3MV/cm時，漏極203所施加的偏置電壓。從圖中可以看出，與常規(guī)GaNVHFET相比，GaNPI-VHFET結構有效地提升了器件的擊穿電壓，在器件其他參數完全相同的情況下，器件擊穿電壓從1723V增大至2639V，增大了超過50%。同時，從圖5中也可以看出，器件的泄漏電流對比常規(guī)無p-GaN島結構的器件泄漏電流有所減小。應當理解本結構的任意變化，或和已有結構的任意組合，都可以有效的作為本發(fā)明的實施方案。本發(fā)明不限于上面所描述的實施方案，并且當然包含符合本發(fā)明原理的多種實施方案。例如，用作上述實施方案中的勢壘層103的材料AlGaN僅是材料分子式AlxInyGazN中y=0時的特殊情況，且使用的GaN溝道材料可以是具有小于勢壘層103的帶隙的任何其他Ⅲ族氮化物半導體。描述為未參雜的溝道層104可以包含參雜到其一部分或者整個部分中的n型雜質，例如Si。以上所述，僅是本發(fā)明的較佳實施例，并非對本發(fā)明做任何形式上的限制，凡是依據本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化，均落入本發(fā)明的保護范圍之內。