本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件制作方法、半導(dǎo)體器件及電子裝置。

背景技術(shù)：

存儲器件廣泛用于電子裝置中以存儲數(shù)據(jù)，比如動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)和靜態(tài)隨機(jī)存取存儲器(SRAM)。DRAM一般通過向存儲器中重新寫入數(shù)據(jù)使其周期性刷新來保持?jǐn)?shù)據(jù)。而SRAM則不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)，具有高速度、低功耗與標(biāo)準(zhǔn)工藝相兼容等優(yōu)點(diǎn)，廣泛應(yīng)用于PC、個(gè)人通信、消費(fèi)電子產(chǎn)品(智能卡、數(shù)碼相機(jī)、多媒體播放器)等領(lǐng)域。

隨著存儲器件尺寸不斷減小，一方面增加了器件密度，另一方面也降低了成本。但是接觸孔(contact)尺寸、柵極尺寸、有源區(qū)尺寸限制了存儲單元減小。SRAM的面積取決于有源區(qū)關(guān)鍵尺寸、柵極關(guān)鍵尺寸以及接觸孔到柵極的距離，但這些都很難減小。目前一種方法是增加額外的蝕刻步驟來打開柵極間隙壁(sidewall)，然后用另一層多晶硅來形成柵極和柵極或柵極與源/漏極之間的局部互連(local inter-connect)，這樣接觸孔數(shù)量可減小，進(jìn)而縮小芯片尺寸。如圖1A～圖1D所示，柵極100之間或柵極100與源/漏極101之間通過接觸孔孔102和金屬互連層103的連接轉(zhuǎn)變?yōu)橥ㄟ^多晶硅形成的局部互連104，從而減小接觸孔數(shù)量，縮小芯片尺寸。

但是，由于局部內(nèi)置互連是通過多晶硅連接，因而柵極和柵極或柵極與源/漏極之間的電阻較高，因此期望獲得一種電阻較小的局部互連內(nèi)置結(jié)構(gòu)。

因此，有必要提出一種新的制作方法，以解決上述存在的問題。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問題，本發(fā)明一方面提供一種半導(dǎo)體器件的制作方法，其包括：步驟a：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成柵極堆棧，并在所述柵極堆棧四周形成間隙壁；步驟b：形成覆蓋所述柵極堆棧和間隙壁的光刻膠層，并對所述光刻膠層進(jìn)行局部曝光，以定義要進(jìn)行局部互連的柵極區(qū)域；步驟c：進(jìn)行局部刻蝕以去除所述要進(jìn)行局部互連的柵極區(qū)域內(nèi)的間隙壁；步驟d：在所述半導(dǎo)體襯底和柵極堆棧上沉積多晶硅膜層；步驟e：刻蝕所述多晶硅膜層，以保留用于局部互連的所述多晶硅膜層，并去除所述多晶硅膜層的其余部分，其中，沿所述柵極堆棧方向，所述步驟b中定義的要進(jìn)行局部互連的區(qū)域相對所述步驟e中用于局部互連的所述多晶硅膜層具有一定延伸，以在步驟e中刻蝕所述多晶硅膜層后，在所述步驟b中定義的要進(jìn)行局部互連的區(qū)域中露出部分柵極堆棧；步驟f：在所述露出的部分柵極堆棧上形成硅化物，所述柵極堆棧與所述用于局部互連的所述多晶硅膜層通過所述硅化物連接。

優(yōu)選地，所述步驟c中通過干法刻蝕或濕法刻蝕去除所述要進(jìn)行局部互連的區(qū)域內(nèi)的間隙壁。

優(yōu)選地，所述多晶硅膜層厚度為

優(yōu)選地，所述，所述步驟b中定義的要進(jìn)行局部互連的區(qū)域尺寸為0.08μm～0.13μm。

優(yōu)選地，所述用于局部互連的多晶硅膜層的尺寸為0.09μm～0.2μm。

優(yōu)選地，沿所述柵極堆棧方向，所述步驟b中定義的要進(jìn)行局部互連的區(qū)域相對所述步驟e中用于局部互連的所述多晶硅膜層延伸0.015μm～0.03μm。

本發(fā)明提出的半導(dǎo)體器件的制作方法，在要進(jìn)行局部互連的柵極區(qū)域中露出部分柵極堆棧，并在所述露出的部分柵極堆棧上形成硅化 物，這樣所述柵極堆棧與所述用于局部互連的所述多晶硅膜層通過所述硅化物連接由于所述柵極堆棧與所述用于局部互連的所述多晶硅膜層通過所述硅化物連接，因而具有較低的接觸電阻。

本發(fā)明另一方面提供一種半導(dǎo)體器件，其包括：半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上的多個(gè)柵極堆棧，以及相應(yīng)的源/漏區(qū)，所述柵極堆棧之間和/或所述柵極堆棧與所述源/漏區(qū)之間通過多晶硅膜層形成局部互連，其中所述局部互連通過上述方法形成，所述柵極堆棧與所述多晶硅膜層通過硅化物連接。

本發(fā)明提出的半導(dǎo)體器件，由于所述柵極堆棧與所述用于局部互連的所述多晶硅膜層通過所述硅化物連接，因而具有較低的接觸電阻。

本發(fā)明再一方面提供一種電子裝置，其包括本發(fā)明提供的上述半導(dǎo)體器件。

本發(fā)明提出的電子裝置，由于具有上述半導(dǎo)體器件，因而具有類似的優(yōu)點(diǎn)。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A～圖1D示出了現(xiàn)有技術(shù)中柵極與柵極之間或柵極與源/漏極之間的常規(guī)連接方式和局部互連連接方式；

圖2示出了本發(fā)明一實(shí)施方式的制作方法的流程圖；

圖3A～圖3H示出了本發(fā)明一實(shí)施方式的制作方法依次實(shí)施各步驟所獲得器件的剖面示意圖；

圖4用于說明本發(fā)明一實(shí)施方式的制作方法的示意圖；

圖5示出了根據(jù)本發(fā)明一實(shí)施方式的半導(dǎo)體器件結(jié)構(gòu)示意圖；

圖6示出了根據(jù)本發(fā)明一實(shí)施方式的電子裝置的示意圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明 可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語“在…下面”和“在…下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、 整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

本發(fā)明提供一種半導(dǎo)體器件制作方法，如圖2所示，該方法包括：步驟201：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成柵極堆棧，并在所述柵極堆棧四周形成間隙壁；步驟202：形成覆蓋所述柵極堆棧和間隙壁的光刻膠層，并對所述光刻膠層進(jìn)行局部曝光，以定義要進(jìn)行局部互連的柵極區(qū)域；步驟203：進(jìn)行局部刻蝕以去除所述要進(jìn)行局部互連的柵極區(qū)域內(nèi)的間隙壁；步驟204：在所述半導(dǎo)體襯底和柵極堆棧上沉積多晶硅膜層；步驟205：刻蝕所述多晶硅膜層，以保留用于局部互連的所述多晶硅膜層，并去除所述多晶硅膜層的其余部分，其中，沿所述柵極堆棧方向，所述步驟b中定義的要進(jìn)行局部互連的區(qū)域相對所述步驟e中用于局部互連的所述多晶硅膜層具有一定延伸，以在步驟e中刻蝕所述多晶硅膜層后，在所述步驟b中定義的要進(jìn)行局部互連的區(qū)域中露出部分柵極堆棧；步驟206：在所述露出的部分柵極堆棧上形成硅化物，所述柵極堆棧與所述用于局部互連的所述多晶硅膜層通過所述硅化物連接。

本發(fā)明提出的半導(dǎo)體器件的制作方法，由于柵極與柵極或柵極與源/漏極通過局部互連連接，因而可減少接觸孔數(shù)量，減小芯片尺寸，并且由于柵極與用于進(jìn)行局部互連的多晶硅膜層通過硅化物連接，因而具有較小的接觸電阻。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面結(jié)合以及圖3A～圖3H以及圖4對本發(fā)明的半導(dǎo)體器件的制作方法做詳細(xì)描述。

首先，如圖3A所示，提供半導(dǎo)體襯底300，半導(dǎo)體襯底300上形成有源區(qū)301、隔離結(jié)構(gòu)302、柵極堆棧303以及源/漏區(qū)304。

半導(dǎo)體襯底300可以是以下所提到的材料中的至少一種：硅、絕 緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。此外，半導(dǎo)體襯底上可以形成有其它器件，例如PMOS和NMOS晶體管。所述隔離結(jié)構(gòu)302為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。半導(dǎo)體襯底中還可以形成有其他CMOS器件，CMOS器件例如是晶體管(例如，NMOS和/或PMOS)等。

堆棧303包括諸如柵極介電層、柵極材料層等，有源區(qū)301、隔離結(jié)構(gòu)302、柵極堆棧303以及源/漏區(qū)304的形成采用本領(lǐng)域常用方法，在此不再贅述。

接著，如圖3B所示，在所述柵極堆棧303四周形成間隙壁305，以保護(hù)柵極堆棧303，并使柵極堆棧303與其他部分隔離。

間隙305可采用氧化硅或氮化硅，并采用本領(lǐng)域常用的沉積方法，諸如物理氣相沉積、化學(xué)氣相沉積、原子層沉積等形成。

接著，如圖3C所述，進(jìn)行局部曝光，以定義要進(jìn)行局部互連的柵極區(qū)域。具體地，在所述半導(dǎo)體襯底300和柵極堆棧303上涂覆光刻膠層306，并以相應(yīng)的掩膜進(jìn)行曝光、顯影等操作，從而露出要進(jìn)行局部互連的區(qū)域，如圖3C中區(qū)域A。

作為示例，在本實(shí)施例中，要進(jìn)行局部互連的區(qū)域，即區(qū)域A的尺寸為0.08μm～0.13μm。

接著，如圖3D所述，進(jìn)行局部刻蝕以去除所述要進(jìn)行局部互連的區(qū)域內(nèi)的間隙壁。具體地，以光刻膠306為掩膜，通過干法刻蝕或濕法刻蝕去除區(qū)域A內(nèi)的間隙壁305，從而區(qū)域A的柵極堆棧露出。

如圖3D所示，通過局部刻蝕后，柵極堆棧303分為兩部分303A和303B，其中303A部分任由間隙壁305包圍，而303B部分則沒有間隙壁包圍，用于進(jìn)行局部互連。

接著，如圖3E所示，在所述半導(dǎo)體襯底300和柵極堆棧303上形成多晶硅膜層307。多晶硅膜層307可通過諸如物理氣相沉積、化學(xué)氣相沉積、原子層沉積方法形成。

作為實(shí)例，在本實(shí)施中，多晶硅膜層307的厚度為

接著，如圖3F所示，進(jìn)行多晶硅薄膜的曝光。具體地，在半導(dǎo)體襯底300和柵極堆棧303上形成光刻膠層308，并以相應(yīng)的掩膜進(jìn) 行曝光、顯影等操作，以使剩余的光刻膠層308覆蓋用于互連的多晶硅膜層307。

接著，如圖3G所示，刻蝕所述多晶硅膜層，以保留用于局部互連的所述多晶硅膜層，并去除所述多晶硅膜層的其余部分。具體以光刻膠層308為掩膜，通過干法刻蝕或濕法刻蝕去除多晶硅膜層307中非用于局部互連的部分，保留用于互連的多晶硅膜層。其中，通過局部刻蝕去除多余多晶硅膜層的同時(shí)，使要進(jìn)行局部互連的區(qū)域的柵極堆棧303B部分露出，即用于互連的多晶硅膜層未完全覆蓋要進(jìn)行互連的區(qū)域內(nèi)的柵極堆棧。換句話說，如圖4所示，沿所述柵極堆棧方向(圖中箭頭方向)，要進(jìn)行局部互連的區(qū)域(區(qū)域A)相對用于局部互連的所述多晶硅膜層(圖3G中的多晶硅膜層307)具有一定延伸，以在刻蝕所述多晶硅膜層后，在要進(jìn)行局部互連的區(qū)域(區(qū)域A)中露出部分柵極堆棧309。

作為示例，用于局部互連的多晶硅膜層(圖3G中的多晶硅膜層307)的尺寸為0.09μm～0.2μm，沿所述柵極堆棧方向，要進(jìn)行局部互連的區(qū)域(區(qū)域A)相對用于局部互連的所述多晶硅膜層(圖3G中的多晶硅膜層307)延伸0.015μm～0.03μm，即圖3H中309部分的尺寸為0.015μm～0.03μm。

接著，如圖3H所示，在所述露出的部分柵極堆棧上形成硅化物，所述柵極堆棧與所述用于局部互連的所述多晶硅膜層通過所述硅化物連接。具體地，如圖3H所示，在柵極堆棧303B露出部分，即未被多晶硅膜層307覆蓋的部分形成硅化物309，柵極堆棧303B與多晶硅膜層307通過硅化物309連接，因而具有較小的接觸電阻。

至此，完成了本實(shí)施的半導(dǎo)體器件的制作方法，可以理解的是，本實(shí)施例提供的半導(dǎo)體器件的制作方法，不局限于上述步驟，比如上述各步驟的順序可根據(jù)需要進(jìn)行調(diào)整，或者還可后續(xù)或其他工藝步驟，比如P型或N型重?fù)诫s區(qū)的形成。

實(shí)施例二

本發(fā)明還提供一種采用實(shí)施例一中所述的方法制作的半導(dǎo)體器件，如圖5所示，該半導(dǎo)體器件包括：半導(dǎo)體襯底500，位于所述半導(dǎo)體襯底500上的多個(gè)柵極堆棧501，以及相應(yīng)的源/漏區(qū)502，所述 柵極堆棧501之間和/或所述柵極堆棧501與所述源/漏區(qū)502之間通過多晶硅膜層503形成局部互連，其中所述局部互連通過上述方法形成，所述柵極堆棧501與所述多晶硅膜層502通過硅化物504連接。

實(shí)施例三

本發(fā)明另外還提供一種電子裝置，其包括前述的半導(dǎo)體器件。

由于包括的半導(dǎo)體器件采用晶圓級封裝，因而具有該工藝帶來的優(yōu)點(diǎn)，并且由于采用上述方法進(jìn)行封裝，良品率較高，成本相對降低，因此該電子裝置同樣具有上述優(yōu)點(diǎn)。

該電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是具有上述半導(dǎo)體器件的中間產(chǎn)品，例如：具有該集成電路的手機(jī)主板等。在本實(shí)施中以PDA為例進(jìn)行示例，如圖6所示。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。