本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。

背景技術(shù)：

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度，以及更高的集成度的方向發(fā)展。晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，因此隨著半導(dǎo)體器件的元件密度和集成度的提高，平面晶體管的柵極尺寸也越來越短，傳統(tǒng)的平面晶體管對(duì)溝道電流的控制能力變?nèi)?，產(chǎn)生短溝道效應(yīng)，產(chǎn)生漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。

為了克服晶體管的短溝道效應(yīng)，抑制漏電流，現(xiàn)有技術(shù)提出了鰭式場(chǎng)效應(yīng)晶體管(Fin FET)，鰭式場(chǎng)效應(yīng)晶體管是一種常見的多柵器件。鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)包括：位于半導(dǎo)體襯底表面的鰭部和介質(zhì)層，所述介質(zhì)層覆蓋部分所述鰭部的側(cè)壁，且介質(zhì)層表面低于鰭部頂部；位于介質(zhì)層表面、以及鰭部的頂部和側(cè)壁表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)的源區(qū)和漏區(qū)。

然而，隨著半導(dǎo)體器件的尺寸縮小、器件密度的提高，鰭式場(chǎng)效應(yīng)晶體管的性能也愈加不良。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，所形成的半導(dǎo)體結(jié)構(gòu)性能穩(wěn)定、可靠性提高。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供襯底，所述襯底表面具有鰭部，所述鰭部的頂部表面具有掩膜層；在所述襯底表面、鰭部側(cè)壁表面和掩膜層表面形成初始隔離層，所述初始隔離層的表面低于所述掩膜層的頂部表面、且高于或齊平于所述鰭部的頂部表面；在所述初始隔離層內(nèi)摻雜閾值調(diào)節(jié)離子；進(jìn)行退火工藝，使所述初始隔離層內(nèi)的閾值調(diào)節(jié)離子向鰭部?jī)?nèi)擴(kuò)散；在所述退火工藝之后，去除部分初始隔離層以 形成隔離層，所述隔離層的表面低于所述鰭部的頂部表面。

可選的，在所述初始隔離層內(nèi)摻雜閾值調(diào)節(jié)離子的工藝為離子注入工藝。

可選的，所述離子注入工藝的參數(shù)包括：注入角度垂直于所述襯底表面，注入深度為20A～150A

可選的，所述閾值電壓調(diào)節(jié)離子包括N型離子或P型離子；所述P型離子包括硼離子、銦離子中的一種或多種組合；所述N型離子包括砷離子、磷離子中的一種或多種組合。

可選的，所述初始隔離層的形成步驟包括：在所述襯底表面、鰭部的側(cè)壁表面、以及掩膜層表面形成隔離膜；平坦化所述隔離膜；在平坦化所述隔離膜之后，刻蝕所述隔離膜，直至隔離膜的表面低于所述掩膜層的頂部表面、且高于或齊平于所述鰭部的頂部表面，以形成所述初始隔離層。

可選的，所述初始隔離層的材料為氧化硅；所述隔離膜的形成工藝為流體化學(xué)氣相沉積工藝。

可選的，還包括：在形成隔離膜之前，在所述襯底表面、鰭部的側(cè)壁表面、以及掩膜層表面形成襯墊層。

可選的，所述襯墊層的材料為氧化硅；所述襯墊層的形成工藝為原位蒸汽生成工藝。

可選的，還包括：在所述襯墊層表面形成停止層。

可選的，所述停止層的材料為氮化硅。

可選的，還包括：在所述停止層表面形成保護(hù)層。

可選的，所述保護(hù)層的材料為氧化硅。

可選的，還包括：在形成所述隔離層之后，去除高于所述隔離層表面的襯墊層，并暴露出鰭部的部分側(cè)壁表面和頂部表面。

可選的，所述鰭部的形成步驟包括：提供基底；在所述基底的部分表面形成掩膜層，所述掩膜層覆蓋需要形成鰭部的對(duì)應(yīng)區(qū)域；以所述掩膜層為掩膜，刻蝕所述基底，在所述基底內(nèi)形成溝槽，所述溝槽底部的部分基底形成 襯底，相鄰溝槽之間的基底形成鰭部。

可選的，還包括：在形成所述隔離層之后，去除所述掩膜層。

可選的，還包括：在去除所述掩膜層之后，形成橫跨所述鰭部的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)位于所述鰭部的部分側(cè)壁和部分頂部表面；在所述柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)形成源區(qū)和漏區(qū)。

可選的，所述柵極結(jié)構(gòu)包括柵極層；所述柵極層的材料為多晶硅。

可選的，所述柵極結(jié)構(gòu)還包括：位于所述鰭部和柵極層之間的柵氧化層；所述柵氧化層的材料為氧化硅。

可選的，還包括：在所述隔離層表面、鰭部的側(cè)壁和頂部表面形成介質(zhì)層，所述介質(zhì)層表面與所述柵極結(jié)構(gòu)的頂部表面齊平；去除所述柵極層，在所述介質(zhì)層內(nèi)形成開口；在所述開口內(nèi)形成填充滿所述開口的金屬柵。

可選的，所述退火工藝為快速熱退火、尖峰退火或激光退火；所述快速熱退火工藝的參數(shù)包括：退火氣體為氮?dú)?、氫氣、氬氣或氦氣，退火溫度?50℃～1200℃，時(shí)間為5秒～20秒。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明的形成方法中，形成表面高于或齊平于鰭部頂部表面、低于掩膜層頂部表面的初始隔離層，并且在所述初始隔離層內(nèi)摻雜閾值調(diào)節(jié)離子；通過退火工藝驅(qū)動(dòng)所述隔離層內(nèi)的閾值調(diào)節(jié)離子向所述鰭部?jī)?nèi)擴(kuò)散。所述閾值電壓調(diào)節(jié)離子通過所述鰭部的側(cè)壁擴(kuò)散進(jìn)入鰭部?jī)?nèi)；而且，所述初始隔離層的表面高于或齊平于所述鰭部的頂部表面，因此所述閾值調(diào)節(jié)離子擴(kuò)散入所述鰭部?jī)?nèi)靠近頂部的區(qū)域內(nèi)。而所述鰭部具有由頂部表面和側(cè)壁表面構(gòu)成的頂角，因此，所述閾值調(diào)節(jié)離子能夠擴(kuò)散于所述鰭部?jī)?nèi)靠近所述頂角的區(qū)域內(nèi)。而所述鰭部由后續(xù)形成的柵極結(jié)構(gòu)覆蓋的部分區(qū)域用于形成溝道區(qū)，由此，所述閾值調(diào)節(jié)離子能夠用于提高所述鰭部?jī)?nèi)靠近所述頂角的溝道區(qū)的閾值電壓，防止靠近所述鰭部頂角的溝道區(qū)較溝道區(qū)的其它區(qū)域過早開啟。因此，由所述半導(dǎo)體結(jié)構(gòu)形成的鰭式場(chǎng)效應(yīng)晶體管的閾值電壓均勻穩(wěn)定，所述鰭式場(chǎng)效應(yīng)晶體管的溝道區(qū)開啟均一，所述其市場(chǎng)響應(yīng)晶體管的性能穩(wěn)定、可靠性提高。

進(jìn)一步，在所述初始隔離層內(nèi)摻雜閾值調(diào)節(jié)離子的工藝為離子注入工藝；所述閾值電壓調(diào)節(jié)離子包括N型離子或P型離子；所述P型離子包括硼離子或銦離子；所述N型離子包括砷離子或磷離子。在所述鰭部?jī)?nèi)溝道區(qū)中，摻雜有所述閾值調(diào)節(jié)離子的區(qū)域閾值電壓被提高，而且，所述閾值調(diào)節(jié)離子摻雜入所述鰭部?jī)?nèi)靠近頂角的區(qū)域內(nèi)，從而能夠使開啟靠近鰭部頂角的部分溝道區(qū)的閾值電壓抬高。由此能夠使開啟溝道區(qū)的電壓更均勻穩(wěn)定，由所述半導(dǎo)體結(jié)構(gòu)形成的鰭式場(chǎng)效應(yīng)晶體管的性能更為穩(wěn)定。

附圖說明

圖1和圖2是本發(fā)明實(shí)施例的一種鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖；

圖3至圖9是本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

如背景技術(shù)所述，隨著半導(dǎo)體器件的尺寸縮小、器件密度的提高，鰭式場(chǎng)效應(yīng)晶體管的性能也愈加不良。

經(jīng)過研究發(fā)現(xiàn)，與柵極結(jié)構(gòu)相接觸的部分鰭部能夠形成溝道區(qū)，由于鰭部的頂部具有頂角，當(dāng)所述鰭部頂部沿溝道區(qū)寬度方向的尺寸較小時(shí)，位于所述鰭部頂角處的溝道區(qū)更易開啟，導(dǎo)致鰭式場(chǎng)效應(yīng)晶體管的性能不穩(wěn)定、可靠性較差。

圖1和圖2是本發(fā)明實(shí)施例的一種鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖，圖2是圖1沿AA’方向的剖面結(jié)構(gòu)示意圖。

請(qǐng)參考圖1和圖2，包括：半導(dǎo)體襯底100；位于半導(dǎo)體襯底100表面的鰭部101；位于半導(dǎo)體襯底100表面的介質(zhì)層102，所述介質(zhì)層102覆蓋部分所述鰭部101的側(cè)壁，且介質(zhì)層102表面低于鰭部101頂部；位于介質(zhì)層102表面、以及鰭部101的頂部和側(cè)壁表面的柵極結(jié)構(gòu)103；位于所述柵極結(jié)構(gòu)103兩側(cè)的鰭部101內(nèi)的源區(qū)104a和漏區(qū)104b。

所述鰭部101與柵極結(jié)構(gòu)103相接觸的區(qū)域用于形成鰭式場(chǎng)效應(yīng)晶體管的溝道區(qū)由于所述鰭部101的頂部具有頂角，而所述頂角處容易積聚電荷，使得所述頂角處的電場(chǎng)強(qiáng)度較大，導(dǎo)致位于頂角處的溝道區(qū)更易開啟，即所 述頂角處的溝道區(qū)閾值電壓低于溝道區(qū)的其它位置的閾值電壓，使得所述鰭式場(chǎng)響應(yīng)晶體管溝道區(qū)的不同位置閾值電壓不均一，所述鰭式場(chǎng)效應(yīng)晶體管溝道區(qū)的不同位置開啟不一致。隨著半導(dǎo)體器件的尺寸縮小，所述鰭部101頂部沿溝道區(qū)寬度方向的尺寸也相應(yīng)縮小，所述溝道區(qū)不同位置閾值電壓不均一的現(xiàn)象對(duì)鰭式場(chǎng)效應(yīng)晶體管的性能影響更嚴(yán)重，而且，容易引起漏端引入的勢(shì)壘降低(Drain Induced Barrier Lowering，簡(jiǎn)稱DIBL)、和基底閾值擺幅(Sub-threshold Swing，簡(jiǎn)稱SS)。

為了解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供襯底，所述襯底表面具有鰭部，所述鰭部的頂部表面具有掩膜層；在所述襯底表面和掩膜層表面形成初始隔離層，所述初始隔離層的表面低于所述掩膜層的頂部表面、且高于或齊平于所述鰭部的頂部表面；在所述初始隔離層內(nèi)摻雜閾值調(diào)節(jié)離子；進(jìn)行退火工藝，使所述初始隔離層內(nèi)的閾值調(diào)節(jié)離子向鰭部?jī)?nèi)擴(kuò)散；在所述退火工藝之后，去除部分初始隔離層以形成隔離層，所述隔離層的表面低于所述鰭部的頂部表面。

其中，形成表面高于或齊平于鰭部頂部表面、低于掩膜層頂部表面的初始隔離層，并且在所述初始隔離層內(nèi)摻雜閾值調(diào)節(jié)離子；通過退火工藝驅(qū)動(dòng)所述隔離層內(nèi)的閾值調(diào)節(jié)離子向所述鰭部?jī)?nèi)擴(kuò)散。所述閾值電壓調(diào)節(jié)離子通過所述鰭部的側(cè)壁擴(kuò)散進(jìn)入鰭部?jī)?nèi)；而且，所述初始隔離層的表面高于或齊平于所述鰭部的頂部表面，因此所述閾值調(diào)節(jié)離子擴(kuò)散入所述鰭部?jī)?nèi)靠近頂部的區(qū)域內(nèi)。而所述鰭部具有由頂部表面和側(cè)壁表面構(gòu)成的頂角，因此，所述閾值調(diào)節(jié)離子能夠擴(kuò)散于所述鰭部?jī)?nèi)靠近所述頂角的區(qū)域內(nèi)。而所述鰭部由后續(xù)形成的柵極結(jié)構(gòu)覆蓋的部分區(qū)域用于形成溝道區(qū)，由此，所述閾值調(diào)節(jié)離子能夠用于提高所述鰭部?jī)?nèi)靠近所述頂角的溝道區(qū)的閾值電壓，防止靠近所述鰭部頂角的溝道區(qū)較溝道區(qū)的其它區(qū)域過早開啟。因此，由所述半導(dǎo)體結(jié)構(gòu)形成的鰭式場(chǎng)效應(yīng)晶體管的閾值電壓均勻穩(wěn)定，所述鰭式場(chǎng)效應(yīng)晶體管的溝道區(qū)開啟均一，所述其市場(chǎng)響應(yīng)晶體管的性能穩(wěn)定、可靠性提高。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖3至圖9是本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。

請(qǐng)參考圖3，提供襯底200，所述襯底200表面具有鰭部201，所述鰭部201的頂部表面具有掩膜層202。

所述鰭部201和襯底200的形成步驟包括：提供基底；在所述基底的部分表面形成掩膜層202，所述掩膜層202覆蓋需要形成鰭部201的對(duì)應(yīng)區(qū)域；以所述掩膜層202為掩膜，刻蝕所述基底，在所述基底內(nèi)形成溝槽，所述溝槽底部的部分基底形成襯底200，相鄰溝槽之間的基底形成鰭部201。

在本實(shí)施例中，所述基底為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或III-V族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等。本實(shí)施例中，所述基底的材料為單晶硅，所形成的襯底200和鰭部201材料為單晶硅。

在另一實(shí)施例中，所述基底包括襯底200以及形成于襯底200表面的半導(dǎo)體層，所述鰭部201通過刻蝕所述半導(dǎo)體層形成。所述襯底200為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或III-V族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等；所述襯底200的選擇不受限制，能夠選取適于工藝需求或易于集成的襯底材料。所述半導(dǎo)體層的形成工藝為選擇性外延沉積工藝；所述半導(dǎo)體層的材料為硅、鍺、碳化硅或硅鍺，后續(xù)形成的鰭部201的材料不受限制，能夠滿足特定的工藝需求，且所述半導(dǎo)體層的厚度能夠通過外延工藝進(jìn)行控制，從而控制所形成的鰭部201的高度。

所述掩膜層202覆蓋需要形成鰭部的對(duì)應(yīng)區(qū)域，用于作為刻蝕形成鰭部201的掩膜。在本實(shí)施例中，所述掩膜層202還能夠在后續(xù)于隔離層內(nèi)摻雜閾值調(diào)節(jié)離子時(shí)，用于保護(hù)所述鰭部201的頂部表面。

本實(shí)施例中，所述掩膜層202包括氮化硅層，所述氮化硅層具有較高的硬度，足以保護(hù)所述鰭部201表面。所述掩膜層202還包括位于基底表面的氧化硅層，所述氮化硅層位于所述氧化硅層表面；所述氧化硅層用于增強(qiáng)所述氮化硅層和基底之間的結(jié)合強(qiáng)度。

所述掩膜層202的形成步驟包括：在所述基底表面形成掩膜材料膜；在所述掩膜材料膜表面形成圖形化的光刻膠層；以所述圖形化的光刻膠層為掩 膜，刻蝕所述第三掩膜材料膜直至暴露出基底表面為止，形成掩膜層202。其中，所述掩膜材料膜包括氧化硅膜以及位于氧化硅膜表面的氮化硅膜；刻蝕所述掩膜材料膜的工藝為各向異性的干法刻蝕工藝。

為了縮小所后續(xù)形成的鰭部201尺寸、以及相鄰鰭部201之間的距離，所述掩膜層202還能夠采用多重圖形化掩膜工藝形成。所述多重圖形化掩膜工藝包括：自對(duì)準(zhǔn)雙重圖形化(Self-aligned Double Patterned，SaDP)工藝、自對(duì)準(zhǔn)三重圖形化(Self-aligned Triple Patterned)工藝、或自對(duì)準(zhǔn)四重圖形化(Self-aligned Double Double Patterned，SaDDP)工藝。

在一實(shí)施例中，所述掩膜層202的形成工藝為自對(duì)準(zhǔn)雙重圖形化工藝，包括：在基底表面沉積犧牲膜；在所述犧牲膜表面形成圖形化的光刻膠層；以所述圖形化的光刻膠層為掩膜，刻蝕所述犧牲膜直至暴露出基底表面為止，形成犧牲層，并去除光刻膠層；在基底和犧牲層表面沉積掩膜材料膜；回刻蝕所述掩膜材料膜直至暴露出犧牲層和基底表面為止，在犧牲層兩側(cè)的基底表面形成掩膜層202；在所述回刻蝕工藝之后，去除所述犧牲層。

刻蝕所述基底的工藝為各向異性的干法刻蝕工藝；所述各向異性的干法刻蝕工藝的參數(shù)包括：刻蝕氣體包括SF₆、CHCl₃、SiCl₄、Cl₂、HBr、CF₄、CHF₃中的一種或多種，載氣包括惰性氣體，刻蝕氣體的流量為50sccm～100sccm，載氣的流量為100sccm～1000sccm，功率大于100W，偏置電壓大于10V。

所形成的鰭部201的側(cè)壁垂直于襯底200表面或相對(duì)于襯底200表面傾斜；當(dāng)所述第一鰭部201和第二鰭部202的側(cè)壁相對(duì)于襯底200表面傾斜時(shí)，所述第一鰭部210和第二鰭部202的頂部尺寸小于底部尺寸。

在本實(shí)施例中，相鄰鰭部201之間的距離為50納米～60納米，所述鰭部201頂部投影于襯底200表面的圖形為條形，所述條形的寬度為13納米～20納米。所述鰭部201的頂部表面與側(cè)壁表面構(gòu)成頂角，由于所述鰭部201的尺寸較小，則所述鰭部201的頂角處更易積聚電荷，所述鰭部201的頂角處的電場(chǎng)強(qiáng)度更大，則靠近所述鰭部201頂角處的溝道區(qū)閾值電壓更低、更易開啟。

之后，在所述襯底200表面和掩膜層202表面形成初始隔離層，所述初始隔離層的表面低于所述掩膜層202的頂部表面、且高于或齊平于所述鰭部201的頂部表面。

請(qǐng)參考圖4，在所述襯底200表面、鰭部201的側(cè)壁表面、以及掩膜層202表面形成隔離膜203；平坦化所述隔離膜203。

所述隔離膜203的材料為氧化硅、氮氧化硅、低K介質(zhì)材料(介電常數(shù)大于或等于2.5、小于3.9)、超低K介質(zhì)材料(介電常數(shù)小于2.5)中的一種或多種組合。所述隔離膜203的形成工藝為化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。

在本實(shí)施例中，所述隔離膜203的材料為氧化硅；所述隔離膜203的形成工藝為流體化學(xué)氣相沉積(FCVD)工藝。所述流體化學(xué)氣相沉積工藝包括：反應(yīng)物包括氧氣等離子體、硅源氣體(例如SiH₄)、載氣(例如氮?dú)狻錃饣蚨栊詺怏w)；首先，在反應(yīng)溫度低于100攝氏度，壓力為0.1托～10托，晶圓溫度為0攝氏度～150攝氏度的狀態(tài)下，在襯底200表面沉積形成流體氧化硅材料，所述流體的氧化硅材料能夠優(yōu)先進(jìn)入相鄰鰭部201之間，并使鰭部201之間的溝槽被填充滿；之后，進(jìn)行熱退火，去除氧化硅材料中的氫氧鍵，以排出水分，形成固態(tài)的氧化硅；所述熱退火的氣體包括氮?dú)?、氬氣或氦氣，退火溫度?00攝氏度～1000攝氏度。

平坦化所述隔離膜203的工藝為化學(xué)機(jī)械拋光工藝，在平坦化工藝之后，所述隔離膜203的表面平坦，后續(xù)對(duì)所述隔離膜203進(jìn)行回刻蝕之后，所形成的初始隔離層或隔離層的表面也能夠保持平坦。

在本實(shí)施例中，在形成所述隔離膜203之前，還包括在所述襯底200表面、鰭部201的側(cè)壁表面、以及掩膜層202表面形成襯墊層(未示出)。所述襯墊層的材料為氧化硅；所述襯墊層的形成工藝為原位蒸汽生成工藝。所述襯墊層的密度高于所述隔離膜203的密度，能夠用于放置后續(xù)摻雜于鰭部201內(nèi)的離子向后形成的隔離層內(nèi)擴(kuò)散。

在本實(shí)施例中，還包括在所述襯墊層表面形成停止層204；所述停止層204的材料為氮化硅；所述停止層204的形成工藝為化學(xué)氣相沉積工藝、物理 氣相沉積工藝或原子層沉積工藝。所述停止層204用于在后續(xù)平坦化所述隔離膜203、或者刻蝕所述隔離膜203時(shí)，用于定義停止位置，當(dāng)暴露出所述停止層204時(shí)，即說明平坦化或刻蝕工藝進(jìn)行至暴露出掩膜層202頂部表面的位置。

在一實(shí)施例中，還包括在所述停止層204表面形成保護(hù)層(未示出)；所述保護(hù)層的材料為氧化硅；所述保護(hù)層的形成工藝為沉積工藝。所述保護(hù)層用于在后續(xù)刻蝕所述隔離膜203的過程中保護(hù)所述停止層，并且用于增強(qiáng)隔離膜203與停止層204之間的結(jié)合強(qiáng)度。

請(qǐng)參考圖5，在平坦化所述隔離膜203(如圖4所示)之后，刻蝕所述隔離膜203，直至隔離膜的表面低于所述掩膜層202的頂部表面、且高于或齊平于所述鰭部201的頂部表面，在所述襯底200表面、鰭部201側(cè)壁表面和掩膜層202表面形成初始隔離層205。

由于所形成的初始隔離層205的表面高于或齊平于鰭部201的頂部表面、低于所述掩膜層202的頂部表面，所述初始隔離層205能夠完全覆蓋所述鰭部201靠近頂部的側(cè)壁表面。后續(xù)在所述隔離層205內(nèi)摻雜閾值調(diào)節(jié)離子之后，所述閾值調(diào)節(jié)離子能夠自所述鰭部201靠近頂部的側(cè)壁擴(kuò)散進(jìn)入所述鰭部201內(nèi)，從而使所述閾值調(diào)節(jié)離子填充于所述鰭部201內(nèi)靠近頂角處的區(qū)域，所述頂角由所述鰭部201的頂部表面和側(cè)壁表面構(gòu)成。所述鰭部201內(nèi)靠近頂部和側(cè)壁的區(qū)域用于形成鰭式場(chǎng)效應(yīng)晶體管的溝道區(qū)，而填充于所述鰭部201內(nèi)的閾值調(diào)節(jié)離子能夠?qū)拷挷?01頂角處的溝道區(qū)的閾值電壓進(jìn)行調(diào)整，從而有利于使所形成的鰭式場(chǎng)效應(yīng)晶體管的性能更穩(wěn)定。

所述初始隔離層205的表面低于所述掩膜層202的頂部表面，則后續(xù)摻雜閾值調(diào)節(jié)離子的注入深度較小，注入能量較小，能夠避免后續(xù)摻雜閾值調(diào)節(jié)離子的工藝對(duì)鰭部201造成損傷。

刻蝕所述隔離膜203的工藝為干法刻蝕工藝或濕法刻蝕工藝；所述干法刻蝕工藝能夠?yàn)楦飨虍愋缘目涛g工藝或各向同性的刻蝕工藝。在本實(shí)施例中，刻蝕所述隔離膜203的工藝為各向異性的干法刻蝕工藝，所述各向異性的干法刻蝕工藝的參數(shù)包括：刻蝕氣體包括主刻蝕氣體和輔助刻蝕氣體，主刻蝕 氣體包括碳氟氣體，輔助刻蝕氣體包括O₂、H₂、Ar、N₂中的一種或多種，刻蝕氣體總流量為10sccm至10000sccm，源功率為100瓦至5000瓦，偏置功率為0瓦至500瓦；所述碳氟氣體包括CF₄、C₃F₈、C₄F₈、CHF₃中的一種或多種。

請(qǐng)參考圖6，在所述初始隔離層205內(nèi)摻雜閾值調(diào)節(jié)離子。

在所述初始隔離層205內(nèi)摻雜閾值調(diào)節(jié)離子的工藝為離子注入工藝；所述離子注入工藝的參數(shù)包括：注入角度垂直于所述襯底200表面，注入深度為20A～150A。

所述離子注入工藝注入的閾值電壓調(diào)節(jié)離子集中于靠近所述初始隔離層205表面的區(qū)域內(nèi)，由于所述初始隔離層205的表面高于或齊平于所述鰭部201的頂部表面、低于所述隔離層205的頂部表面，所述初始隔離層205覆蓋所述鰭部201靠近頂部的側(cè)壁。后續(xù)驅(qū)動(dòng)摻雜于所述初始隔離層205內(nèi)的閾值調(diào)節(jié)離子自所述鰭部201靠近頂部的側(cè)壁擴(kuò)散入所述鰭部201內(nèi)，能夠使閾值電壓調(diào)節(jié)離子填充于靠近鰭部201頂角處的區(qū)域內(nèi)，以此調(diào)節(jié)靠近所述鰭部201頂角處的溝道區(qū)的閾值電壓。

在本實(shí)施例中，所述閾值電壓調(diào)節(jié)離子包括N型離子或P型離子；所述P型離子包括硼離子、銦離子中的一種或多種組合；所述N型離子包括砷離子、磷離子中的一種或多種組合。當(dāng)所形成的鰭式場(chǎng)效應(yīng)晶體管為NMOS晶體管時(shí)，所述閾值電壓調(diào)節(jié)離子為P型離子，所述P型離子包括硼離子或銦離子，所述離子注入工藝的氣體包括BF₂；當(dāng)所形成的鰭式場(chǎng)效應(yīng)晶體管為PMOS晶體管時(shí)，所述閾值電壓調(diào)節(jié)離子為N型離子，所述P型離子包括磷離子或砷離子。

所述閾值電壓調(diào)節(jié)離子用于調(diào)高溝道區(qū)的閾值電壓，使得摻雜所述閾值電壓調(diào)節(jié)離子的溝道區(qū)難以被開啟。在本實(shí)施例中，后續(xù)通過退火使閾值電壓調(diào)節(jié)離子擴(kuò)散入鰭部201內(nèi)靠近頂角處的區(qū)域內(nèi)，即能夠使靠近鰭部201頂角處的溝道區(qū)內(nèi)具有閾值電壓調(diào)節(jié)離子，則靠近所述鰭部201頂角處的溝道區(qū)閾值電壓被抬高，從而能夠避免所述鰭部201發(fā)生尖端效應(yīng)，防止靠近 鰭部201頂角處的溝道區(qū)過早被開啟。因此，能夠使所形成的鰭式場(chǎng)效應(yīng)晶體管的閾值電壓更為穩(wěn)定，溝道區(qū)的開啟更均一。

由于所述離子注入工藝用于在所述初始隔離層205內(nèi)摻雜閾值電壓調(diào)節(jié)離子，且閾值電壓調(diào)節(jié)離子集中于靠近所述初始隔離層205表面的區(qū)域內(nèi)，因此，所述離子注入深度無需過大，而所注入的離子無需具有較高能量；由于注入離子的能量較小，所述離子注入工藝對(duì)于鰭部201的損傷較小。而且，由于所述鰭部201的頂部表面具有掩膜層202，在所述離子注入工藝過程中，所述掩膜層202能夠保護(hù)所述鰭部201的頂部表面。而所述鰭部201的側(cè)壁被所述初始隔離層205覆蓋，因此，所述離子注入工藝不會(huì)損傷所述鰭部201的側(cè)壁表面。

請(qǐng)參考圖7，進(jìn)行退火工藝，使所述初始隔離層205內(nèi)的閾值調(diào)節(jié)離子向鰭部201內(nèi)擴(kuò)散。

所述退火工藝為快速熱退火、尖峰退火或激光退火；所述快速熱退火工藝的參數(shù)包括：退火氣體為氮?dú)?、氫氣、氬氣或氦氣，退火溫度?50℃～1200℃，時(shí)間為5秒～20秒。

所述退火工藝用于驅(qū)動(dòng)摻雜于初始隔離層205內(nèi)的閾值電壓調(diào)節(jié)離子向鰭部201內(nèi)擴(kuò)散。由于所述初始隔離層205覆蓋所述鰭部201的側(cè)壁，且所述閾值電壓調(diào)節(jié)離子集中于靠近所述初始隔離層205表面的區(qū)域內(nèi)，通過所述退火工藝的驅(qū)動(dòng)，所述閾值電壓調(diào)節(jié)離子能夠自所述鰭部201靠近頂部的側(cè)壁擴(kuò)散入所述鰭部201內(nèi)，并積聚于所述鰭部201內(nèi)靠近頂角處的區(qū)域內(nèi)，使得位于所述鰭部201內(nèi)靠近頂角處的溝道區(qū)閾值電壓提高。

因基于尖端效應(yīng)的影響，所述鰭部201的頂角處容易積聚電荷，尤其是當(dāng)所述鰭部201的尺寸較小時(shí)，所述尖端效應(yīng)的影響更顯著。積聚與鰭部201頂角處的電荷容易造成鰭部201頂角處的溝道區(qū)閾值電壓偏低、易于開啟。在本實(shí)施例中，擴(kuò)散進(jìn)入所述鰭部201內(nèi)的閾值電壓調(diào)節(jié)離子能夠填充于所述鰭部201內(nèi)靠近頂角的區(qū)域內(nèi)，使得由所述閾值電壓調(diào)節(jié)離子摻雜的部分溝道區(qū)閾值電壓抬高，使得靠近鰭部201頂角處的溝道區(qū)難以開啟。因此， 所形成的鰭式場(chǎng)效應(yīng)晶體管的閾值電壓更為均一穩(wěn)定，所形成的鰭式場(chǎng)效應(yīng)晶體管性能改善、可靠性提高。

請(qǐng)參考圖8，在所述退火工藝之后，去除部分初始隔離層205(如圖7所示)以形成隔離層206，所述隔離層206的表面低于所述鰭部201的頂部表面。

所述隔離層206用于隔離相鄰鰭部201內(nèi)的有源區(qū)。去除部分初始隔離層205的工藝為干法刻蝕工藝或濕法刻蝕工藝；所述干法刻蝕工藝為各向異性的刻蝕工藝或各向同性的刻蝕工藝。

在本實(shí)施例中，去除部分初始隔離層205的工藝為各向異性的干法刻蝕工藝；所述各向異性的干法刻蝕工藝的參數(shù)包括：刻蝕氣體包括主刻蝕氣體和輔助刻蝕氣體，主刻蝕氣體包括碳氟氣體，輔助刻蝕氣體包括O₂、H₂、Ar、N₂中的一種或多種，刻蝕氣體總流量為10sccm至10000sccm，源功率為100瓦至5000瓦，偏置功率為0瓦至500瓦；所述碳氟氣體包括CF₄、C₃F₈、C₄F₈、CHF₃中的一種或多種。

在本實(shí)施例中，在形成所述隔離層206之后，還包括去除高于所述隔離層206表面的停止層204和襯墊層，并暴露出鰭部201的部分側(cè)壁表面和頂部表面。在形成所述隔離層206之后，還包括去除所述掩膜層202(如圖7所示)。去除所述停止層204、襯墊層和掩膜層202的刻蝕工藝為各向同性的干法刻蝕工藝或濕法刻蝕工藝。

請(qǐng)參考圖9，在去除所述掩膜層202之后，形成橫跨所述鰭部201的柵極結(jié)構(gòu)207，所述柵極結(jié)構(gòu)207位于所述鰭部201的部分側(cè)壁和部分頂部表面；在所述柵極結(jié)構(gòu)207兩側(cè)的鰭部201內(nèi)形成源區(qū)和漏區(qū)。

所述柵極結(jié)構(gòu)207包括柵極層；所述柵極層的材料為多晶硅。在本實(shí)施例中，所述柵極結(jié)構(gòu)207為偽柵極結(jié)構(gòu)，后續(xù)需要去除所述柵極層，并以高k柵介質(zhì)層和金屬柵替代。在另一實(shí)施例中，所述柵極結(jié)構(gòu)直接用于形成晶體管。

在本實(shí)施例中，所述柵極結(jié)構(gòu)207還包括位于所述鰭部201和柵極層之間的柵氧化層、以及位于柵氧化層和柵極層側(cè)壁表面的側(cè)墻。所述柵氧化層的材料為氧化硅；所述側(cè)墻的材料為氧化硅、氮氧化硅、氮化硅中的一種或 多種；后續(xù)去除所述柵極層之后，能夠去除所述柵氧化層或保留所述柵氧化層。在另一實(shí)施例中，所述柵極結(jié)構(gòu)207僅包括所述柵極層。

在其它實(shí)施例中，所述柵氧化層和柵極層之間還具有柵介質(zhì)層，所述柵介質(zhì)層的材料為高k介質(zhì)材料(介電常數(shù)高于3.9)；后續(xù)去除柵極層之后，暴露出所述柵介質(zhì)層。

在形成源區(qū)和漏區(qū)之后，在所述隔離層206表面、鰭部201的側(cè)壁和頂部表面形成介質(zhì)層，所述介質(zhì)層表面與所述柵極結(jié)構(gòu)207的頂部表面齊平；去除所述柵極層，在所述介質(zhì)層內(nèi)形成開口；在所述開口內(nèi)形成填充滿所述開口的金屬柵。所述金屬柵的材料包括銅、鎢、鋁或銀；此外，在形成所述金屬柵之前，還能夠在所述開口的內(nèi)壁表面形成功函數(shù)層、阻擋層。

綜上，本實(shí)施例中，形成表面高于或齊平于鰭部頂部表面、低于掩膜層頂部表面的初始隔離層，并且在所述初始隔離層內(nèi)摻雜閾值調(diào)節(jié)離子；通過退火工藝驅(qū)動(dòng)所述隔離層內(nèi)的閾值調(diào)節(jié)離子向所述鰭部?jī)?nèi)擴(kuò)散。所述閾值電壓調(diào)節(jié)離子通過所述鰭部的側(cè)壁擴(kuò)散進(jìn)入鰭部?jī)?nèi)；而且，所述隔離層的表面高于或齊平于所述鰭部的頂部表面，因此所述閾值調(diào)節(jié)離子擴(kuò)散入所述鰭部?jī)?nèi)靠近頂部的區(qū)域內(nèi)。而所述鰭部具有由頂部表面和側(cè)壁表面構(gòu)成的頂角，因此，所述閾值調(diào)節(jié)離子能夠擴(kuò)散于所述鰭部?jī)?nèi)靠近所述頂角的區(qū)域內(nèi)。而所述鰭部由后續(xù)形成的柵極結(jié)構(gòu)覆蓋的部分區(qū)域用于形成溝道區(qū)，由此，所述閾值調(diào)節(jié)離子能夠用于提高所述鰭部?jī)?nèi)靠近所述頂角的溝道區(qū)的閾值電壓，防止靠近所述鰭部頂角的溝道區(qū)較溝道區(qū)的其它區(qū)域過早開啟。因此，由所述半導(dǎo)體結(jié)構(gòu)形成的鰭式場(chǎng)效應(yīng)晶體管的閾值電壓均勻穩(wěn)定，所述鰭式場(chǎng)效應(yīng)晶體管的溝道區(qū)開啟均一，所述其市場(chǎng)響應(yīng)晶體管的性能穩(wěn)定、可靠性提高。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。