本發(fā)明涉及半導體制作領域，特別涉及一種半導體結構的形成方法。

背景技術：

金屬-氧化物-半導體(MOS)晶體管是半導體制造中的最基本器件，其廣泛適用于各種集成電路中，根據(jù)主要載流子以及制造時的摻雜類型不同，分為NMOS和PMOS晶體管。

現(xiàn)有技術提供了一種MOS晶體管的制作方法。請參考圖1至圖3所示的現(xiàn)有技術的MOS晶體管的形成過程的剖面結構示意圖。

請參考圖1，提供半導體基底100，在所述半導體基底100內形成隔離結構101，所述隔離結構101之間的半導體基底100為有源區(qū)，在所述有源區(qū)內形成阱區(qū)(未示出)；通過第一離子注入在阱區(qū)表面摻雜雜質離子，以調節(jié)后續(xù)形成的晶體管的閾值電壓。

然后，在所述隔離結構101之間的半導體基底100上依次形成柵介質層102和柵電極103，所述柵介質層102和柵電極103構成柵極結構。

繼續(xù)參考圖1，進行氧化工藝，形成覆蓋所述柵極結構的氧化層104。

參考圖2，進行淺摻雜離子注入(LDD)，在柵極結構兩側的半導體基底100內依次形成淺摻雜區(qū)105。

參考圖3，在柵極結構兩側的側壁上形成柵極結構的側墻111；以所述柵極結構為掩膜，進行柵極結構兩側的阱區(qū)進行深摻雜離子注入，深摻雜離子注入的能量和劑量大于淺摻雜離子注入的能量和劑量，在柵極結構兩側的阱區(qū)內形成源區(qū)112和漏區(qū)113，所述源區(qū)112和漏區(qū)113的深度大于源/漏延伸區(qū)105的深度。

然而，現(xiàn)有技術形成的淺摻雜區(qū)難以滿足工藝的要求。

技術實現(xiàn)要素：

本發(fā)明解決的問題是怎樣在通常的注入能量下形成超淺淺摻雜區(qū)。

為解決上述問題，本發(fā)明提供一種半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底包括第一區(qū)域和第二區(qū)域；

在所述第一區(qū)域的半導體襯底上形成第一柵極結構，在所述第二區(qū)域的半導體襯底上形成第二柵極結構；

形成覆蓋所述第二區(qū)域的半導體襯底和第二柵極結構的第一光刻膠層；

形成覆蓋所述第一區(qū)域的半導體襯底和第一光刻膠層的第二光刻膠層；

以所述第二光刻膠層為阻擋層，對第一區(qū)域的第一柵極結構兩側的半導體襯底進行淺摻雜離子注入，在第一柵極結構兩側的半導體襯底內形成第一淺摻雜區(qū)。

可選的，所述第一淺摻雜區(qū)的深度為15～35埃，所述淺摻雜離子注入的注入能量為1.5Kev～3.0Kev。

可選的，所述第二光刻膠層的厚度滿足：T＝(D1-(15～35))*D2/D1，其中T表示第二光光刻膠層的厚度，D1表示雜質離子在1.5Kev～3.0Kev能量下在半導體襯底材料中的注入深度，D2表示雜質離子在1.5Kev～3.0Kev能量下在第二光刻膠層中的注入深度。

可選的，所述淺摻雜離子注入摻雜的雜質離子為N型雜質離子或P型雜質離子。

可選的，所述N型雜質離子為磷離子、砷離子、銻離子中的一種或幾種。

可選的，所述注入的N型雜質離子為磷離子，所述第二光刻膠層的厚度為250～350埃，所述淺摻雜離子注入的能量為1.5Kev～3.0Kev，劑量為1E14～4E15atom/cm²。

可選的，所述P型雜質離子為硼離子、鎵離子或銦離子中的一種或幾種。

可選的，所述注入的P型雜質離子為硼離子，第二光刻膠層的厚度為100～150埃，所述淺摻雜離子注入的能量為1.5Kev～3.0Kev，劑量為1E14～4E15atom/cm²。

可選的，所述第一柵極結構和第二柵極結構包括位于半導體襯底上的柵介質層和位于柵介質層上的柵電極。

可選的，所述第一柵極結構和第二柵極結構的側壁表面上還形成有側墻。

可選的，所述第一柵極結構和第二柵極結構兩側的半導體襯底表面還形成有氧化硅阻擋層。

可選的，所述第一區(qū)域和第二區(qū)域之間的半導體襯底內還形成有淺溝槽隔離結構。

可選的，在形成第一淺摻雜區(qū)后，去除所述第一光刻膠層和第二光刻膠層；在第二柵極結構兩側的半導體襯底內形成第二淺摻雜區(qū)。

可選的，第二淺摻雜區(qū)中摻雜離子的類型與第一淺摻雜區(qū)中摻雜離子的類型相反。

可選的，在第一柵極結構兩側的半導體襯底內形成第一深摻雜區(qū)，第一深摻雜區(qū)的深度和雜質離子濃度大于第一淺摻雜區(qū)的深度和雜質離子濃度；在第二柵極結構兩側半導體襯底內形成第二深摻雜區(qū)，第二深摻雜區(qū)的深度和雜質離子濃度大于第二摻雜區(qū)的深度和雜質離子濃度。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

本發(fā)明的半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的半導體襯底上形成第一柵極結構，在所述第二區(qū)域的半導體襯底上形成第二柵極結構；形成覆蓋所述第二區(qū)域的半導體襯底和第二柵極結構的第一光刻膠層；形成覆蓋所述第一區(qū)域的半導體襯底和第一光刻膠層的第二光刻膠層；以所述第二光刻膠層為阻擋層，對第一區(qū)域的第一柵極結構兩側的半導體襯底進行淺摻雜離子注入，在第一柵極結構兩側的半導體襯底內形成第一淺摻雜區(qū)。在形成作為掩膜的第一光刻膠層后，在待注入?yún)^(qū)域(第一區(qū)域)表面和第一光刻膠層表面形成第二光刻膠層，所述第二光刻膠層在進行淺摻雜離子注入時，用于控制注入雜質離子的注入深度，使得進行淺摻雜離子注入時，在通常的注入能量下，可以形成深度較淺的淺摻雜區(qū)，從而減小了對注入機臺的性能的依賴性，從而減少了制作的成本；

另外第二光刻膠層為光刻膠材料，采用光刻膠材料作為阻擋層，對于形成有第一柵極結構的半導體襯底而言，由于光刻膠材料具有良好的流動性，采用旋涂工藝形成第二光刻膠層時，使得形成的第二光刻膠層具有平坦的表面，即使得第一柵極結構兩側的半導體襯底上的第二光刻膠層的厚度能保持一致，在進行淺摻雜離子注入時，第一柵極結構兩側的第二光刻膠層對注入離子的阻擋作用是相同的，從而使得第一柵極結構兩側的半導體襯底內形成的第一淺摻雜區(qū)的深度相同或者深度差異很小，另外，第一光刻膠層與第二光刻膠層材料時相同的，因而第一光刻膠層與第二光刻膠層之間不會存在粘附性差的問題，并且可以通過一步去除工藝可以同時去除第一光刻膠層與第二光刻膠層，去除工藝簡單。

進一步，所述第二光刻膠層的厚度滿足：T＝(D1-(15～35))*D2/D1，其中T表示第二光光刻膠層的厚度，D1表示雜質離子在1.5Kev～3.0Kev能量下在半導體襯底材料中的注入深度，D2表示雜質離子在1.5Kev～3.0Kev能量下在第二光刻膠層中的注入深度，使得1.5Kev～3.0Kev的注入能量下形成的淺摻雜區(qū)深度較淺，并且注入的劑量保持穩(wěn)定。

附圖說明

圖1～圖3為現(xiàn)有技術晶體管的形成過程的結構示意圖；

圖4～圖8為本發(fā)明實施例半導體結構的形成過程的剖面結構示意圖。

具體實施方式

如背景技術所言，現(xiàn)有技術形成的晶體管的淺摻雜區(qū)難以滿足工藝的要求，比如現(xiàn)有技術形成淺摻雜區(qū)時存在形成的淺摻雜區(qū)深度仍較深，淺摻雜區(qū)的深度仍不好控制的問題。

研究發(fā)現(xiàn)，為了形成深度很淺的淺摻雜區(qū)(深度為15～30埃)，通常需要較低的注入能量(比如小于2Kev)，但是超低的注入能量(比如小于500ev)對注入機臺的性能要求提高，購買新的注入機臺無疑提高了制作成本，另外根據(jù)注入離子的種類的不同，注入的深度也較難控制，特別是在PMOS的制作過程中，通過注入硼離子形成超淺的淺摻雜區(qū)時，由于硼離子的質量相對較輕，粒子較小，在相同的注入能量下，硼離子注入的更深，更難形成深度 較淺的淺摻雜區(qū)。

為此，本發(fā)明提供了一種半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的半導體襯底上形成第一柵極結構，在所述第二區(qū)域的半導體襯底上形成第二柵極結構；形成覆蓋所述第二區(qū)域的半導體襯底和第二柵極結構的第一光刻膠層；形成覆蓋所述第一區(qū)域的半導體襯底和第一光刻膠層的第二光刻膠層；以所述第二光刻膠層為阻擋層，對第一區(qū)域的第一柵極結構兩側的半導體襯底進行淺摻雜離子注入，在第一柵極結構兩側的半導體襯底內形成第一淺摻雜區(qū)。在形成作為掩膜的第一光刻膠層后，在待注入?yún)^(qū)域(第一區(qū)域)表面和第一光刻膠層表面形成第二光刻膠層，所述第二光刻膠層在進行淺摻雜離子注入時，用于控制注入雜質離子的注入深度，使得進行淺摻雜離子注入時，在通常的注入能量下，可以形成深度較淺的淺摻雜區(qū)，從而減小了對注入機臺的性能的依賴性，從而減少了制作的成本。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。在詳述本發(fā)明實施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明的保護范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

圖4～圖8為本發(fā)明實施例半導體結構的形成過程的剖面結構示意圖。

參考圖4，提供半導體襯底200，所述半導體襯底200包括第一區(qū)域11和第二區(qū)域12；在所述第一區(qū)域11的半導體襯底200上形成第一柵極結構204，在所述第二區(qū)域12的半導體襯底200上形成第二柵極結構203。

所述半導體襯底200的材料可以為硅(Si)、鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC)；也可以是絕緣體上硅(SOI)，絕緣體上鍺(GOI)；或者還可以為其它的材料，例如砷化鎵等Ⅲ-Ⅴ族化合物。

所述第一區(qū)域11和第二區(qū)域12的半導體襯底200上后續(xù)形成不同類型的晶體管。在一實施例中，所述第一區(qū)域11的半導體襯底11上后續(xù)形成NMOS晶體管，在第二區(qū)域12的半導體襯底上后續(xù)形成PMOS晶體管。在另 一實施例中，所述第一區(qū)域11的半導體襯底11上后續(xù)可以形成PMOS晶體管，在第二區(qū)域12的半導體襯底上后續(xù)可以形成NMOS晶體管。

所述第一柵極結構204和第二柵極結構203包括位于半導體襯底200上的柵介質層和位于柵介質層上的柵電極。

所述第一柵極結構204和第二柵極結構203的形成過程為：在所述半導體襯底200上形成柵介質材料層；在所述柵介質材料層上形成柵電極材料層；在所述柵電極材料層上形成圖形化的硬掩膜層；以所述圖形化的硬掩膜層為掩膜依次刻蝕所述柵電極材料層和柵介質材料層，在所述第一區(qū)域11的半導體襯底200上形成第一柵極結構204，在第二區(qū)域12的半導體襯底200上形成第二柵極結構204。

本實施例中，所述柵介質層的材料為氧化硅，所述柵電極的材料為多晶硅。

在形成第一柵極結構204和第二柵極結構203后，還包括進行熱氧化工藝，在所述柵電極的側壁表面和第一柵極結構204和第二柵極結構203兩側的半導體襯底200的表面形成氧化硅層，在柵電極側壁表面形成氧化硅層是為了修復刻蝕損傷，所述第一柵極結構204和第二柵極結構203兩側的半導體襯底200的表面形成氧化硅層作為氧化硅阻擋層。

所述第一柵極結構204和第二柵極結構203兩側的側壁表面上還形成有偏移側墻，所述偏移側墻在后續(xù)進行淺摻雜離子注入時保護柵電極的側壁表面。

所述半導體襯底200中還形成有淺溝槽隔離結構201，所述淺溝槽隔離結構201用于電學隔離相鄰的有源區(qū)。

參考圖5，形成覆蓋所述第二區(qū)域12的半導體襯底200和第二柵極結構203的第一光刻膠層206。

所述第一光刻膠層206作為后續(xù)對第一區(qū)域11進行淺摻雜離子注入時的掩膜。

所述第一光刻膠層206的形成過程為：形成覆蓋所述半導體襯底200、第 一柵極結構204和第二柵極結構203的光刻膠膜層；采用曝光、顯影工藝去除第一區(qū)域11表面上的光刻膠膜層，在第二區(qū)域12表面上形成第一光刻膠層206。

所述光刻膠膜層的形成工藝為旋涂，光刻膠膜層的厚度大于第一柵極結構和第二柵極結構的厚度。

在一實施例中，所述第一光刻膠層206的厚度為可以為5000～7800埃。

參考圖6，形成覆蓋所述第一區(qū)域11的半導體襯底200和第一光刻膠層206的第二光刻膠層207。

所述第二光刻膠層207的形成工藝為旋涂。

所述第二光刻膠層207在后續(xù)進行淺摻雜離子注入時，用于控制注入雜質離子的注入深度，后續(xù)進行淺摻雜離子注入時，使得在通常的注入能量(1.5Kev～3.0Kev)下，可以形成深度較淺(15～35埃)的淺摻雜區(qū)，從而減小了對注入機臺的性能的依賴性，減少了制作的成本。另外，第二光刻膠層207采用光刻膠材料，一方面，光刻膠材料易于形成，第一光刻膠層與第二光刻膠層之間不會存在粘附性差的問題，并且可以通過一步去除工藝可以同時去除第一光刻膠層與第二光刻膠層，因而去除工藝簡單，節(jié)約成本；另一方面，雜質離子在1.5Kev～3.0Kev的注入能量下在光刻膠材料中的注入深度(150～500埃)比較適中，不會太深也不會太淺，便于確定第二光刻膠層207的厚度；再一方面，第二光刻膠層207采用光刻膠材料，對于形成有第一柵極結構204的半導體襯底而言，由于光刻膠材料具有良好的流動性，采用旋涂工藝形成第二光刻膠層207時，使得形成的第二光刻膠層207具有平坦的表面，即使得第一柵極結構204兩側的半導體襯底200上的第二光刻膠層207的厚度能保持一致，在進行淺摻雜離子注入時，第一柵極結構207兩側的第二光刻膠層207對注入離子的阻擋作用是相同的，從而使得第一柵極結構204兩側的半導體襯底200內形成的第一淺摻雜區(qū)的深度相同或者深度差異很小。

研究發(fā)現(xiàn)，所述第二光刻膠層207的厚度不能太薄，太薄的話第二光刻膠層207對注入的雜質離子的阻擋的效果有限，使得1.5Kev～3.0Kev的注入能量下形成的淺摻雜區(qū)會較深，第二光刻膠層207的厚度也不能太厚，太厚的 話雜質離子無法穿過第二光刻膠層207注入到半導體襯底中或者只有部分雜質離子能夠穿過第二光刻膠層207注入到半導體襯底200中，影響注入的劑量，本實施例中，所述第二光刻膠層的厚度滿足：T＝(D1-(15～35))*D2/D1，其中T表示第二光光刻膠層的厚度，D1表示雜質離子在1.5Kev～3.0Kev能量下在半導體襯底材料中的注入深度，D2表示雜質離子在1.5Kev～3.0Kev能量下在第二光刻膠層中的注入深度。

在一實施例中，后續(xù)淺摻雜離子注入注入的N型雜質離子為磷離子時，所述第二光刻膠層207的厚度為250～350埃。

在另一實施例中，后續(xù)淺摻雜離子注入注入的N型雜質離子為P離子時，第二光刻膠層207的厚度為100～150埃。

參考圖7，以所述第二光刻膠層207為阻擋層，對第一區(qū)域11的第一柵極結構204兩側的半導體襯底200進行淺摻雜離子注入21，在第一柵極結構204兩側的半導體襯底200內形成第一淺摻雜區(qū)209。

所述第一淺摻雜區(qū)209的深度為15～35埃，所述淺摻雜離子注入21的注入能量為1.5Kev～3.0Kev。

所述淺摻雜離子注入21摻雜的雜質離子為N型雜質離子或P型雜質離子。

在一實施例中，所述淺摻雜離子注入21摻雜的雜質離子為N型雜質離子，所述N型雜質離子為磷離子、砷離子、銻離子中的一種或幾種，在一具體的實施例中，所述注入的N型雜質離子為磷離子，所述淺摻雜離子注入的能量為1.5Kev～3.0Kev，劑量為1E14～4E15atom/cm²。

在另一實施例中，所述淺摻雜離子注入21摻雜的雜質離子為P型雜質離子，所述P型雜質離子為硼離子、鎵離子或銦離子中的一種或幾種，在一具體的實施例中，所述注入的P型雜質離子為硼離子，所述淺摻雜離子注入的能量為1.5Kev～3.0Kev，劑量為1E14～4E15atom/cm²。

請參考圖8，在形成第一淺摻雜區(qū)209后，去除所述第一光刻膠層206(參考圖7)和第二光刻膠層207(參考圖7)；在第二柵極結構203兩側的半導體襯底200內形成第二淺摻雜區(qū)210；在第一柵極結構204兩側的半導體襯底 200內形成第一深摻雜區(qū)211，第一深摻雜區(qū)211的深度和雜質離子濃度大于第一淺摻雜區(qū)209的深度和雜質離子濃度；在第二柵極結構203兩側半導體襯底200內形成第二深摻雜區(qū)212，第二深摻雜區(qū)212的深度和雜質離子濃度大于第二摻雜區(qū)210的深度和雜質離子濃度

第二淺摻雜區(qū)210中摻雜離子的類型與第一淺摻雜區(qū)209中摻雜離子的類型相反，第二重摻雜區(qū)212中摻雜離子的類型與第一重摻雜區(qū)211中摻雜離子的類型相反，第一重摻雜區(qū)211與第一淺摻雜區(qū)209的摻雜離子類型相同，第二重摻雜區(qū)212與第二淺摻雜區(qū)210摻雜離子類型相同。

形成第二淺摻雜區(qū)210與形成第一淺摻雜區(qū)209的過程類型，輕摻雜前述關于第一淺摻雜區(qū)209形成過程，在此不再贅述。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。