本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種快閃存儲器的制作方法。

背景技術(shù)：

在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型：模擬電路、數(shù)字電路和數(shù)/?；旌想娐?，其中存儲器件是數(shù)字電路中的一個重要類型。近年來，在存儲器件中，快閃存儲器(閃存，flash memory)的發(fā)展尤為迅速。閃存的主要特點(diǎn)是在不加電的情況下能長期保持存儲的信息，因此被廣泛應(yīng)用于各種急需要存儲的數(shù)據(jù)不會因電源中斷而消失，有需要重復(fù)讀寫數(shù)據(jù)的存儲器。而且，閃存具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)電系統(tǒng)、自動化控制等多項領(lǐng)域得到了廣泛的應(yīng)用。

隨著高密度閃存技術(shù)的發(fā)展，各類隨身電子設(shè)備的性能得到了提升，例如以閃存作為數(shù)碼相機(jī)、筆記本電腦或平板電腦等電子設(shè)備中的存儲器件。因此，降低閃存單元的尺寸，并以此降低閃存存儲器的成本是技術(shù)發(fā)展的方向之一。

然而，隨著閃存單元的尺寸減小，相鄰閃存單元之間的間距變小，兩者之間在讀、寫、擦除時易出現(xiàn)干擾，這造成閃存的性能不可靠。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是如何避免相鄰閃存單元在讀、寫、擦除時出現(xiàn)干擾，提高閃存性能可靠性。

為解決上述問題，本發(fā)明提供一種快閃存儲器的制作方法，包括：

提供基底，所述基底至少包括存儲單元區(qū)，所述存儲單元區(qū)具有存儲晶體管陣列以及選擇晶體管，所述選擇晶體管用于選擇所述存儲晶體管陣列中某一行或某一列存儲晶體管；所述存儲晶體管陣列包括多個分立的柵極堆疊結(jié)構(gòu)以及位于所述柵極堆疊結(jié)構(gòu)兩側(cè)的源漏區(qū)，所述選擇晶體管包括柵極結(jié)構(gòu)以及位于所述柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)；其中，所述存儲晶體管的柵極堆疊 結(jié)構(gòu)之間的間隙小于所述存儲晶體管的柵極堆疊結(jié)構(gòu)與所述選擇晶體管的柵極結(jié)構(gòu)之間的間隙；

原子層沉積法在所述存儲晶體管陣列的多個柵極堆疊結(jié)構(gòu)外表面、多個柵極堆疊結(jié)構(gòu)之間的基底表面、選擇晶體管的柵極結(jié)構(gòu)外表面、以及存儲晶體管的柵極堆疊結(jié)構(gòu)與選擇晶體管的柵極結(jié)構(gòu)之間的基底表面形成功能層；

對所述功能層進(jìn)行處理使其表面粗糙易吸水；

使所述處理后的功能層表面吸水；

化學(xué)氣相沉積法在所述吸水后的功能層上形成介質(zhì)層，所述介質(zhì)層覆蓋所述存儲晶體管陣列的多個柵極堆疊結(jié)構(gòu)頂表面、選擇晶體管的柵極結(jié)構(gòu)頂表面，填充所述存儲晶體管的柵極堆疊結(jié)構(gòu)與選擇晶體管的柵極結(jié)構(gòu)之間的間隙，并在所述存儲晶體管陣列的多個柵極堆疊結(jié)構(gòu)之間形成空氣隙。

可選地，使所述處理后的功能層表面吸水通過：采用去離子水沖洗所述處理后的功能層實現(xiàn)。

可選地，使所述處理后的功能層表面吸水通過：將所述處理后的功能層置于含水環(huán)境中1～10天后進(jìn)行所述沉積介質(zhì)層步驟實現(xiàn)。

可選地，所述功能層的材質(zhì)為二氧化硅，對所述功能層處理采用干法刻蝕。

可選地，所述干法刻蝕的氣體為NF₃，工藝參數(shù)為：氣體流量10mL/min～50mL/min，功率100W～500W，刻蝕時間5s～10s。

可選地，所述功能層的厚度范圍為

可選地，所述化學(xué)氣相沉積法采用TEOS或硅烷，所述沉積工藝的溫度范圍為400℃～600℃。

可選地，所述基底還包括外圍電路區(qū)，所述外圍電路區(qū)具有若干邏輯晶體管，所述邏輯晶體管包括柵極結(jié)構(gòu)以及位于所述柵極結(jié)構(gòu)兩側(cè)的源漏區(qū)，所述存儲晶體管的柵極堆疊結(jié)構(gòu)之間的間隙小于相鄰邏輯晶體管的柵極結(jié)構(gòu)之間的間隙；所述功能層還形成在所述邏輯晶體管的柵極結(jié)構(gòu)外表面以及相鄰邏輯晶體管的柵極結(jié)構(gòu)之間的基底表面；所形成的介質(zhì)層還覆蓋所述邏輯 晶體管的柵極結(jié)構(gòu)頂表面以及填充相鄰邏輯晶體管的柵極結(jié)構(gòu)之間的間隙。

可選地，所述存儲晶體管的柵極堆疊結(jié)構(gòu)自下而上包括：隧穿介質(zhì)層、浮柵、柵間介質(zhì)層以及控制柵；所述選擇晶體管的柵極結(jié)構(gòu)自下而上包括：柵介質(zhì)層、下柵極、偽柵間介質(zhì)層以及選擇柵。

可選地，所述存儲晶體管的柵極堆疊結(jié)構(gòu)還包括位于所述控制柵上的金屬硅化物，所述選擇晶體管的柵極結(jié)構(gòu)還包括位于所述選擇柵上的金屬硅化物。

可選地，所述控制柵、選擇柵由字線充當(dāng)。

可選地，所述邏輯晶體管的柵極結(jié)構(gòu)自下而上包括：柵介質(zhì)層、下柵極、偽柵間介質(zhì)層以及邏輯柵。

可選地，所述存儲晶體管的柵極堆疊結(jié)構(gòu)還包括位于所述控制柵上的金屬硅化物。

可選地，所述邏輯柵由字線充當(dāng)。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：1)首先在存儲晶體管柵極堆疊結(jié)構(gòu)外表面及其間的基底表面采用原子層沉積法形成功能層，該功能層厚度均勻，且厚度較薄，不會填滿間距較小的柵極堆疊結(jié)構(gòu)之間的間隙；后對功能層進(jìn)行處理使其表面粗糙易吸水；處理后的功能層吸水后，在功能層表面利用化學(xué)氣相沉積工藝形成介質(zhì)層，化學(xué)氣相沉積工藝為高溫工藝，在高溫下，功能層內(nèi)吸收的水分蒸發(fā)形成向上氣流，阻止介質(zhì)層沉積，從而提供了一種填充性能較差的介質(zhì)層填充工藝。該填充性能較差的填充工藝能在間距較小的存儲晶體管的柵極堆疊結(jié)構(gòu)之間形成空氣隙(air gap)，空氣隙的介電常數(shù)小于二氧化硅介質(zhì)層的介電常數(shù)，因而能降低讀、寫、擦除過程中產(chǎn)生的寄生電容，避免相鄰存儲晶體管之間相互干擾。

2)可選方案中，使處理后的功能層表面吸水可以通過：a)采用去離子水沖洗所述處理后的功能層實現(xiàn)，或b)將所述處理后的功能層置于含水大氣中1～10天后進(jìn)行所述沉積介質(zhì)層步驟實現(xiàn)。上述提供了兩種使處理后的功能層吸水的方案。

3)可選方案中，功能層的材質(zhì)為二氧化硅，對所述功能層處理采用干法刻蝕，上述干法刻蝕可以通過控制氣流、功率及刻蝕時間，使得功能層表面稍加刻蝕后粗糙、孔隙大、易吸水。

4)可選方案中，功能層的厚度范圍為該厚度較小，不會影響現(xiàn)有器件的尺寸。

附圖說明

圖1至圖6是本發(fā)明一實施例的快閃存儲器在不同制作階段的結(jié)構(gòu)示意圖。

具體實施方式

如背景技術(shù)中所述，現(xiàn)有技術(shù)中隨著尺寸減小，相鄰閃存單元之間的間距變小，兩者之間在讀、寫、擦除時易出現(xiàn)干擾，這會造成閃存的性能不可靠。發(fā)明人經(jīng)過分析，發(fā)現(xiàn)其產(chǎn)生的原因是：為對相鄰閃存單元的柵極堆疊結(jié)構(gòu)進(jìn)行電絕緣，兩者之間填充了介質(zhì)層，上述介質(zhì)層材質(zhì)一般為二氧化硅，這造成讀、寫、擦除操作充放電過程中，寄生電容過大，因而未被操作的單元容易出現(xiàn)被干擾現(xiàn)象，改變其存儲狀態(tài)。

基于上述分析，本發(fā)明在制作快閃存儲器，具體地，在沉積填充介質(zhì)層時，利用上述沉積工藝中的高溫將功能層內(nèi)吸收的水分蒸發(fā)形成水蒸氣，水蒸氣蒸發(fā)形成向上氣流，阻止介質(zhì)層沉積，即采用一種填充性能差的填充工藝，使得介質(zhì)層填充過程中在相鄰閃存單元的柵極堆疊結(jié)構(gòu)之間形成空氣隙，以降低寄生電容，從而避免相鄰存儲單元之間的干擾。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。

圖1至圖6是本發(fā)明一實施例的快閃存儲器在不同制作階段的結(jié)構(gòu)示意圖。以下結(jié)合圖1至圖6，詳細(xì)介紹一實施例的快閃存儲器的制作方法。

首先，參照圖1所示，提供基底10，基底10包括存儲單元區(qū)Ⅰ與外圍電路區(qū)Ⅱ；存儲單元區(qū)Ⅰ具有存儲晶體管陣列以及選擇晶體管體，選擇晶體管用于選擇存儲晶體管陣列中某一行或某一列存儲晶體管，外圍電路區(qū)Ⅱ具有 若干邏輯晶體管；存儲晶體管陣列包括多個分立的柵極堆疊結(jié)構(gòu)101以及位于柵極堆疊結(jié)構(gòu)101兩側(cè)的源漏區(qū)(未圖示)，選擇晶體管包括柵極結(jié)構(gòu)102以及位于柵極結(jié)構(gòu)102兩側(cè)的源漏區(qū)(未圖示)，邏輯晶體管包括柵極結(jié)構(gòu)103以及位于柵極結(jié)構(gòu)103兩側(cè)的源漏區(qū)(未圖示)。

基底10可以為半導(dǎo)體襯底，例如硅、絕緣體上硅(SOI)等。

具體地，參照圖1所示，存儲單元區(qū)Ⅰ的存儲晶體管的柵極堆疊結(jié)構(gòu)101密度較大，相鄰兩者之間的間隙較小。存儲晶體管的柵極堆疊結(jié)構(gòu)101與選擇晶體管的柵極結(jié)構(gòu)102之間的間隙、選擇晶體管的柵極結(jié)構(gòu)102與邏輯晶體管的柵極結(jié)構(gòu)103之間的間隙、相鄰邏輯晶體管的柵極結(jié)構(gòu)103之間的間隙都較大。

繼續(xù)參照圖1所示，本實施例中，存儲晶體管的柵極堆疊結(jié)構(gòu)101自下而上包括：隧穿介電層101a、浮柵101b、柵間介電層101c以及控制柵101d。一個實施例中，隧穿介電層101a的材質(zhì)為二氧化硅，浮柵101b的材質(zhì)為摻雜多晶硅，柵間介電層101c的材質(zhì)為二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)，控制柵101d的材質(zhì)也為摻雜多晶硅。

選擇晶體管的柵極結(jié)構(gòu)102自下而上包括：柵介電層102a、下柵極102b、偽柵間介電層102c以及選擇柵102d。偽柵間介電層102c中具有開口，使得下柵極102b與選擇柵102d連接，兩者之間電導(dǎo)通。一個實施例中，柵介電層102a的材質(zhì)為二氧化硅，下柵極102b的材質(zhì)為摻雜多晶硅，偽柵間介電層102c的材質(zhì)為二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)，選擇柵102d的材質(zhì)也為摻雜多晶硅。

邏輯晶體管的柵極結(jié)構(gòu)103自下而上包括：柵介電層103a、下柵極103b、偽柵間介電層103c以及邏輯柵103d。偽柵間介電層103c中也具有開口，使得下柵極103b與邏輯柵103d連接，兩者之間電導(dǎo)通。一個實施例中，柵介電層103a的材質(zhì)為二氧化硅，下柵極103b的材質(zhì)為摻雜多晶硅，偽柵間介電層103c的材質(zhì)為二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)，邏輯柵103d的材質(zhì)也為摻雜多晶硅。

在具體制作過程中，一個實施例中，上述柵極堆疊結(jié)構(gòu)101、柵極結(jié)構(gòu) 102、103的制作方法包括以下步驟包括：

隧穿介電層101a與柵介電層102a、103a在同層中形成，或先在半導(dǎo)體襯底上熱氧化或沉積一層二氧化硅，該二氧化硅的厚度滿足：選擇晶體管的柵介電層102a厚度(或邏輯晶體管的柵介電層103a的厚度)與隧穿介電層101a厚度的差值；接著采用圖形化光刻膠覆蓋存儲單元區(qū)Ⅰ中預(yù)定形成選擇晶體管區(qū)域以及外圍電路區(qū)Ⅱ的二氧化硅，以此為掩模，干法刻蝕預(yù)定形成存儲晶體管區(qū)域的二氧化硅，暴露出半導(dǎo)體襯底表面，之后灰化去除殘留的光刻膠；在保留的二氧化硅以及暴露的半導(dǎo)體襯底表面再沉積一層二氧化硅，該層二氧化硅的厚度滿足隧穿介電層101a的需求。如此，在存儲單元區(qū)Ⅰ中預(yù)定形成存儲晶體管區(qū)域形成第一厚度的二氧化硅、存儲單元區(qū)Ⅰ其它區(qū)域以及外圍電路區(qū)Ⅱ形成第二厚度的二氧化硅。

接著在第一厚度與第二厚度的二氧化硅上襯底自下而上依次沉積第一摻雜多晶硅層，二氧化硅、氮化硅、二氧化硅(ONO)的三層結(jié)構(gòu)；后干法刻蝕在ONO三層結(jié)構(gòu)中形成開口以暴露第一摻雜多晶硅層，該開口位于預(yù)定形成選擇晶體管、邏輯晶體管的柵極堆疊結(jié)構(gòu)處；接著在ONO三層結(jié)構(gòu)以及開口內(nèi)沉積第二摻雜多晶硅層。

之后在第二摻雜多晶硅層上沉積硬掩模層，材質(zhì)例如為二氧化硅，圖形化形成圖形化的硬掩模層。接著以此為掩膜，干法刻蝕第二摻雜多晶硅層、ONO三層結(jié)構(gòu)、第一摻雜多晶硅層以及二氧化硅，以形成存儲晶體管的多個分立的柵極堆疊結(jié)構(gòu)101、選擇晶體管的柵極結(jié)構(gòu)102、以及邏輯晶體管的柵極結(jié)構(gòu)103。

上述刻蝕形成柵極堆疊結(jié)構(gòu)101、以及柵極結(jié)構(gòu)102、103時，對第二摻雜多晶硅層的刻蝕同時形成了字線。

接著，分別對存儲單元區(qū)Ⅰ與外圍電路區(qū)Ⅱ的半導(dǎo)體襯底進(jìn)行離子注入以對應(yīng)形成存儲晶體管、選擇晶體管以及邏輯晶體管的源漏區(qū)(未圖示)。

上述離子注入包括淺離子注入與深離子注入。淺離子注入以存儲晶體管的柵極堆疊結(jié)構(gòu)101、選擇晶體管的柵極結(jié)構(gòu)102、以及邏輯晶體管的柵極結(jié)構(gòu)103為掩膜；淺離子注入后，分別在存儲晶體管的柵極堆疊結(jié)構(gòu)101、選擇 晶體管的柵極結(jié)構(gòu)102，以及邏輯晶體管的柵極結(jié)構(gòu)103兩側(cè)形成側(cè)墻(未標(biāo)示)，以上述側(cè)墻為掩膜進(jìn)行深離子注入。淺離子注入與深離子注入過程中，都可以在半導(dǎo)體襯底表面形成緩沖氧化層11。上述緩沖氧化層11材質(zhì)例如為二氧化硅，在淺離子注入與深離子注入過程中保護(hù)半導(dǎo)體襯底表面。

之后仍參照圖1所示，在存儲晶體管的柵極堆疊結(jié)構(gòu)101、選擇晶體管的柵極結(jié)構(gòu)102以及邏輯晶體管的柵極結(jié)構(gòu)103頂部形成金屬硅化物12。

在具體實施過程中，先采用酸洗處理，去除摻雜多晶硅表面氧化部分。上述酸洗過程去除了位于上部的側(cè)墻，暴露出了存儲晶體管的柵極堆疊結(jié)構(gòu)101選擇晶體管的柵極結(jié)構(gòu)102以及邏輯晶體管的柵極結(jié)構(gòu)103側(cè)壁上部部分高度。之后在暴露出的存儲晶體管的柵極堆疊結(jié)構(gòu)101、選擇晶體管的柵極結(jié)構(gòu)102以及邏輯晶體管的柵極結(jié)構(gòu)103側(cè)壁、剩余的下部側(cè)墻、以及緩沖氧化層11上沉積金屬，材質(zhì)例如為鎳。其它實施例中，金屬材質(zhì)也可以為鈷、鈦或鎢。高溫硅化后，形成金屬硅化物12。之后清洗去除未被硅化的金屬。

由于存儲晶體管的柵極堆疊結(jié)構(gòu)101寬度較小，因而硅化后，其暴露出的高度全部轉(zhuǎn)化為金屬硅化物12。選擇晶體管以及邏輯晶體管的柵極結(jié)構(gòu)102、103寬度較大，硅化后，其暴露出的高度自外表面向內(nèi)部分深度轉(zhuǎn)化為金屬硅化物12。

接著，參照圖2所示，原子層沉積法在存儲晶體管陣列的多個柵極堆疊結(jié)構(gòu)101外表面、相鄰柵極堆疊結(jié)構(gòu)101之間的基底表面、選擇晶體管的柵極結(jié)構(gòu)102外表面、存儲晶體管的柵極堆疊結(jié)構(gòu)101與選擇晶體管的柵極結(jié)構(gòu)102之間的基底表面、邏輯晶體管的柵極結(jié)構(gòu)103外表面、選擇晶體管的柵極結(jié)構(gòu)102與邏輯晶體管的柵極結(jié)構(gòu)103之間的基底表面、相鄰邏輯晶體管的柵極結(jié)構(gòu)103之間的基底表面形成功能層13。

本實施例中，上述多個柵極堆疊結(jié)構(gòu)101之間的基底表面、存儲晶體管的柵極堆疊結(jié)構(gòu)101與選擇晶體管的柵極結(jié)構(gòu)102之間的基底表面、選擇晶體管的柵極結(jié)構(gòu)102與邏輯晶體管的柵極結(jié)構(gòu)103之間的基底表面、相鄰邏輯晶體管的柵極結(jié)構(gòu)103之間的基底表面覆蓋有緩沖氧化層11，因而，功能層13形成在緩沖氧化層11上。其它實施例中，功能層13也可以直接形成在 半導(dǎo)體襯底表面。

在具體實施過程中，功能層13的材質(zhì)可以為二氧化硅，厚度范圍例如為采用原子層沉積法(ALD)，一方面，能在間距較小的存儲晶體管柵極堆疊結(jié)構(gòu)101外表面及其間的基底表面形成厚度均勻的功能層13；另一方面，厚度較薄，不會填滿該存儲晶體管柵極堆疊結(jié)構(gòu)101之間的間隙。

之后，參照圖3所示，對功能層13進(jìn)行處理使其表面粗糙易吸水。

在具體實施過程中，為使功能層13表面粗糙易吸水，可以通過稍加干法刻蝕實現(xiàn)。具體地，通過選擇干法刻蝕氣體，控制干法刻蝕的氣流流量、功率、刻蝕時間，以對功能層13外表面稍加刻蝕，目的是使其表面粗糙。一個實施例中，干法刻蝕的氣體為NF₃，氣體流量10mL/min～50mL/min，功率100W～500W，刻蝕時間5s～10s。

接著，參照圖4所示，使處理后的功能層13表面吸水。

在具體實施過程中，本步驟可以通過，如圖4所示，采用去離子水沖洗處理后的功能層13實現(xiàn)。其它實施例中，也可以通過：將處理后的功能層13置于含水環(huán)境中1～10天，之后再進(jìn)行后續(xù)步驟。上述含水環(huán)境例如為超凈室，處理后的功能層13吸收大氣中的水分。

之后，參照圖5與圖6所示，化學(xué)氣相沉積法在吸水后的功能層13上形成介質(zhì)層14，介質(zhì)層14覆蓋存儲晶體管陣列的多個柵極堆疊結(jié)構(gòu)101頂表面、選擇晶體管的柵極結(jié)構(gòu)102頂表面、邏輯晶體管的柵極結(jié)構(gòu)103頂表面，填充存儲晶體管的柵極堆疊結(jié)構(gòu)101與選擇晶體管的柵極結(jié)構(gòu)102之間的間隙、選擇晶體管的柵極結(jié)構(gòu)102與邏輯晶體管的柵極結(jié)構(gòu)103之間的間隙、相鄰邏輯晶體管柵極結(jié)構(gòu)103之間的間隙，并在存儲晶體管陣列的多個柵極堆疊結(jié)構(gòu)101之間形成空氣隙15(參照圖6所示)。

本步驟中，化學(xué)氣相沉積法采用TEOS或硅烷，形成二氧化硅介質(zhì)層14，沉積工藝的溫度范圍為400℃～600℃，能使得處理后的功能層13吸收的水分增發(fā)，水分蒸發(fā)形成向上氣流，阻止介質(zhì)層14沉積，從而提供了一種填充性能較差的介質(zhì)層14填充工藝。

參照圖6所示，存儲晶體管的柵極堆疊結(jié)構(gòu)101與選擇晶體管的柵極結(jié) 構(gòu)102之間的間隙、選擇晶體管的柵極結(jié)構(gòu)102與邏輯晶體管的柵極結(jié)構(gòu)103之間的間隙、相鄰邏輯晶體管的柵極結(jié)構(gòu)103之間的間隙都較大，因而即使介質(zhì)層14的填充性能較差，也能填充上述間隙；而存儲晶體管的相鄰柵極堆疊結(jié)構(gòu)101之間間隙較小，介質(zhì)層14的填充性能較差，僅能覆蓋柵極堆疊結(jié)構(gòu)101頂部，而相鄰之間的間隙形成了空氣隙15。

可以理解的是，上述實施例中，存儲單元區(qū)Ⅰ的存儲晶體管、選擇晶體管與外圍電路區(qū)Ⅱ的邏輯晶體管同時制作，其它實施例中，也可以存儲單元區(qū)Ⅰ的存儲晶體管、選擇晶體管，與外圍電路區(qū)Ⅱ的邏輯晶體管在不同制程中分別制作。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。