半導體晶片、由半導體晶片單片化而得的半導體器件和半導體器件的制造方法與流程

文檔序號：11142524閱讀：818來源：國知局

本發(fā)明涉及半導體晶片、由該半導體晶片單片化而得的半導體器件及其制造方法。

背景技術(shù)：

近年來，具有高耐壓特性且用于流動大電流的用途的功率器件被廣為開發(fā)。在這樣的功率器件的開發(fā)之中，氮化物半導體作為具有高絕緣擊穿電場和高飽和電子速度的材料受到關(guān)注。其中，使用了GaN(氮化鎵)的GaN功率器件有望在將來的低損耗、高速功率開關(guān)系統(tǒng)中對節(jié)能作出巨大的貢獻。

在GaN功率器件的制造中，如果進行硅制半導體晶圓中通常使用的切刀切割，則會因為GaN膜比硅硬而且GaN等氮化物半導體與硅的晶格常數(shù)和熱膨脹系數(shù)等不同，而在切割時在硅襯底與GaN膜的界面附近產(chǎn)生大的應力。而且，如果對該界面附近的應力產(chǎn)生的區(qū)域施加切割時產(chǎn)生的機械沖擊，則會以該界面附近為起點產(chǎn)生裂紋。為了解決該問題，例如使用激光切割。

作為使用了激光切割的現(xiàn)有的半導體晶片例如記載于日本特開2006-222258號公報(專利文獻1)中。該現(xiàn)有的半導體晶片中，將激光切割和刀片切割組合，來切斷半導體晶片。

現(xiàn)有技術(shù)文獻

專利文獻

專利文獻1：日本特開2006-222258號公報

發(fā)明要解決的技術(shù)問題

但是，即使在上述GaN功率器件的制造中使用激光切割的情況下，也需要除去激光切割時產(chǎn)生的碎屑(蒸發(fā)物殘渣)，存在成本增加的問題。

另外，為了解決使用刀片切割的情況下的問題，也可以考慮利用蝕刻來除去GaN膜的方法。但是，GaN由于是化學性質(zhì)非常穩(wěn)定的物質(zhì)，所以不溶解于常見的酸(鹽酸、硫酸、硝酸等)和堿，在室溫下不能被任何溶液蝕刻掉。因此，在半導體的制造工序的蝕刻時，需要進行基于反應性離子蝕刻的干法蝕刻，蝕刻速度慢生產(chǎn)率變差。

技術(shù)實現(xiàn)要素：

于是，本發(fā)明的目的在于提供具有高成品率和高可靠性的半導體晶片、由該半導體晶片單片化而得的半導體器件及其制造方法。

用于解決問題的技術(shù)手段

為了解決上述課題，本發(fā)明的半導體晶片的特征在于，包括：襯底；層疊在上述襯底上的GaN類半導體膜；多個元件區(qū)域，其具有設(shè)置在上述GaN類半導體膜上的半導體元件和設(shè)置在上述GaN類半導體膜上并且以包圍上述半導體元件的方式配置的金屬環(huán)；層疊在上述GaN類半導體膜上的電介質(zhì)膜；和切割區(qū)域，其具有在上述電介質(zhì)膜上開口，并且以劃分上述元件區(qū)域的方式沿著上述金屬環(huán)的外周，不貫通上述電介質(zhì)膜地設(shè)置成格子狀的切割槽，在上述切割槽的底面，上述切割槽的上述元件區(qū)域側(cè)的端部高于或低于上述切割槽的寬度方向的中央部。

另外，本發(fā)明的半導體器件是由上述半導體晶片單片化而得的半導體器件，其特征在于：以上述切割區(qū)域中的上述切割槽的至少一部分殘留于上述半導體器件的方式被切割出。

另外，本發(fā)明的半導體器件的制造方法的特征在于，包括：使GaN類半導體膜在襯底上生長的工序；在上述GaN類半導體膜上形成具有多個半導體元件和以包圍該半導體元件的方式配置的金屬環(huán)的元件區(qū)域，并且層疊電介質(zhì)膜的工序；形成具有以劃分上述元件區(qū)域的方式設(shè)置成格子狀的切割槽的切割區(qū)域的工序；和對上述切割槽進行切割，切割出包括上述半導體元件和上述切割槽的至少一部分的半導體器件的工序，上述切割槽形成為，在上述切割槽的底面，上述GaN類半導體膜不露出，并且切割槽的上述元件區(qū)域側(cè)的端部高于或低于切割槽的寬度方向的中央部。

發(fā)明效果

根據(jù)本發(fā)明，在切割槽的底面，切割槽的元件區(qū)域側(cè)的端部高于或低于上述切割槽的寬度方向的中央部。因此，即使在例如使用刀片切割的情況下，也能夠使切割時產(chǎn)生的應力朝向半導體晶片的外部，能夠抑制裂紋、表面剝落和膜剝落。由此，能夠改善單片化后得到的半導體器件的成品率，并且能夠提高該半導體器件的可靠性。

另外，即使不使用成本高且具有碎屑(蒸發(fā)物殘渣)除去問題的激光切割，也能夠得到可靠性高的半導體器件。因此，能夠用短的切割時間制造可靠性高、成本低的半導體器件。

附圖說明

圖1是表示本發(fā)明的第一實施方式半導體晶片的平面圖。

圖2是圖1的半導體晶片的X部分的放大圖。

圖3是從圖2的III-III線看的截面示意圖。

圖4是表示圖1的半導體晶片的切割槽的截面示意圖。

圖5是用于說明圖1的半導體晶片的制造方法的截面示意圖。

圖6是接著圖5用于說明半導體晶片的制造方法的截面示意圖。

圖7是接著圖6用于說明半導體晶片的制造方法的截面示意圖。

圖8是接著圖7用于說明半導體晶片的制造方法的截面示意圖。

圖9是接著圖8用于說明半導體晶片的制造方法的截面示意圖。

圖10是表示切割槽的底面大致平坦的半導體晶片的切割時產(chǎn)生的層間裂紋和表面剝落的擴散的局部截面示意圖。

圖11是表示圖1的半導體晶片的切割時產(chǎn)生的層間裂紋和表面剝落的擴散的局部截面示意圖。

圖12是表示沒有形成切割槽的半導體晶片的切割時的切割表面的光學顯微鏡像的圖。

圖13是表示雖然形成了切割槽但是切割槽的底面大致平坦的半導體晶片的切割時的切割表面的光學顯微鏡像的圖。

圖14是表示圖1的半導體晶片的切割時的切割表面的光學顯微鏡像的圖。

圖15是表本發(fā)明的第二實施方式的半導體晶片的截面示意圖。

圖16是表示圖15的半導體晶片的切割時的層間裂紋的產(chǎn)生寬度與第二電介質(zhì)膜的膜厚的相關(guān)圖。

圖17是表示圖15的半導體晶片的切割時產(chǎn)生的層間裂紋和表面剝落的擴散的局部截面示意圖。

圖18是表示圖15的半導體晶片的切割時的裂紋的產(chǎn)生寬度與切割槽的底面的電介質(zhì)膜的膜厚的相關(guān)圖。

圖19是關(guān)于因切割而產(chǎn)生的層間裂紋和表面剝落的產(chǎn)生數(shù)量，將本發(fā)明的第三實施方式的半導體晶片與現(xiàn)有的半導體晶片進行比較的比較圖。

圖20是表示本發(fā)明的第四實施方式的半導體器件的截面示意圖。

圖21是表示用于將半導體晶片封裝化的工序的圖。

圖22是用于說明圖21的表面保護膠帶粘貼工序的圖。

圖23是用于說明圖21的背面研磨工序的圖。

圖24是用于說明圖21的切割膠帶粘貼工序的圖。

圖25是用于說明圖21的表面保護膠帶剝離工序的圖。

圖26是用于說明圖21的切割工序的圖。

圖27是用于說明圖21的晶片焊接工序的圖。

圖28是用于說明圖21的絲焊工序的圖。

圖29是用于說明圖21的樹脂模塑工序的圖。

圖30是用于說明圖20的半導體器件的制造方法的圖。

圖31是接著圖30用于說明半導體器件的制造方法的圖。

圖32是接著圖31用于說明半導體器件的制造方法的圖。

圖33是表示本發(fā)明的另一實施方式的半導體晶片或半導體器件的切割槽的截面示意圖。

圖34是表示本發(fā)明的又一實施方式的半導體晶片或半導體器件的切割槽的截面示意圖。

圖35是表示本發(fā)明的不同實施方式的半導體晶片或半導體器件的切割槽的截面示意圖。

圖36是表示本發(fā)明的第五實施方式的半導體晶片的切割槽的截面示意圖。

圖37是表示切割槽的底面電介質(zhì)膜厚的半導體晶片的切割時產(chǎn)生的層間裂紋和表面剝落的擴散的局部截面示意圖。

圖38是表示圖36的半導體晶片的切割時產(chǎn)生的層間裂紋和表面剝落的擴散的局部截面示意圖。

圖39是表示圖36的半導體晶片的切割時的側(cè)邊裂紋的擴散寬度與T2/T1膜厚比的相關(guān)圖。

圖40是表本發(fā)明的第六實施方式半導體晶片的截面示意圖。

圖41是表示圖40的半導體晶片的切割時的層間裂紋的產(chǎn)生寬度與第二電介質(zhì)膜的膜厚的相關(guān)圖。

圖42是表本發(fā)明的第七實施方式半導體晶片的截面示意圖。

圖43是表示圖42的半導體晶片的切割時產(chǎn)生的層間裂紋和表面剝落的擴散的局部截面示意圖。

圖44是表示圖36的半導體晶片的切割時的切割區(qū)域的表面的光學顯微鏡像的圖。

圖45是表示圖42的半導體晶片的切割時的切割區(qū)域的表面的光學顯微鏡像的圖。

具體實施方式

(第一實施方式)

本發(fā)明的第一實施方式的半導體晶片1如圖1、圖2所示，包括：多個元件區(qū)域20；和以劃分元件區(qū)域20的方式設(shè)置成格子狀的切割區(qū)域21。在元件區(qū)域20內(nèi)分別設(shè)置有：半導體元件30(電路部)；設(shè)置在半導體元件30上的焊盤14；和以包圍半導體元件30的方式設(shè)置的金屬環(huán)22。該半導體元件30為GaN類HFET(Hetero-junction Field Effect Transistor；異質(zhì)結(jié)場效應晶體管)。

另外，由上述半導體晶片1單片化而得的半導體器件70由元件區(qū)域20和該元件區(qū)域20周圍的切割區(qū)域21的一部分構(gòu)成。

上述半導體元件30如圖3所示，具有襯底23和層疊在該襯底23上的GaN類半導體膜24。第一實施方式中，作為襯底23，使用6英寸大小的厚625μm的硅(Si)襯底。

另外，襯底23并不限定于Si襯底，也可以例如為藍寶石襯底或SiC襯底。

GaN類半導體膜24是由無摻雜AlGaN緩沖層；層疊在該無摻雜AlGaN緩沖層上的無摻雜GaN溝道層；和層疊在該無摻雜GaN溝道層上的無摻雜AlGaN屏障層構(gòu)成的氮化物半導體層疊體。

其中，為了便于說明，無摻雜AlGaN緩沖層、無摻雜GaN溝道層和無摻雜AlGaN屏障層未圖示。另外，半導體元件30簡化示意性地表示。因此，源極電極、漏極電極和柵極電極的大小和間隔，與實際情況不同。

上述GaN類半導體膜24中，在該無摻雜GaN溝道層與無摻雜AlGaN屏障層的界面附近產(chǎn)生2DEG層(二維電子氣體層)35。該2DEG層35因形成于半導體元件30周圍的元件分離槽36而僅在半導體元件30區(qū)域產(chǎn)生。

其中，也可以替代上述GaN溝道層，采用具有比上述AlGaN屏障層帶隙小的組成的AlGaN溝道層。另外，也可以在上述AlGaN屏障層上設(shè)置例如由GaN構(gòu)成的約1nm厚的層作為帽層。

另外，上述GaN類半導體膜24包括源極電極31和漏極電極32。源極電極31和漏極電極32彼此隔開間隔地形成在貫通上述AlGaN屏障層和2DEG層35到達GaN溝道層的凹部。另外，在AlGaN屏障層上且源極電極31和漏極電極32之間形成有柵極電極33。

上述源極電極31和漏極電極32是歐姆電極，上述柵極電極33是肖特基電極。由上述源極電極31、漏極電極32、柵極電極33和活性區(qū)域構(gòu)成HFET。

在此，活性區(qū)域是指，因在配置于AlGaN屏障層上的源極電極31與漏極電極32之間的柵極電極33施加的電壓，而在源極電極31與漏極電極32之間流動載流子的氮化物半導體層疊體(GaN溝道層、AlGaN屏障層)的區(qū)域。

在上述GaN類半導體膜24(AlGaN屏障層)上形成有由SiO₂構(gòu)成的電介質(zhì)膜25和由SiN構(gòu)成的保護膜26。電介質(zhì)膜25形成在GaN類半導體膜24上，保護膜26形成在電介質(zhì)膜25上。在電介質(zhì)膜25的源極電極31、漏極電極32和柵極電極33上的區(qū)域形成有作為接觸部的通孔34(圖3中僅圖示了漏極電極32上的通孔)。源極電極31、漏極電極32和柵極電極33各電極經(jīng)由通孔34與焊盤14(圖3中僅圖示了一方的焊盤)連接。

另外，作為電介質(zhì)膜25的材料，使用了SiO₂，但并不限定于此，也可以使用SiN、聚酰亞胺等絕緣材料。

上述結(jié)構(gòu)的半導體元件30中，在GaN溝道層與AlGaN屏障層的界面附近產(chǎn)生的2DEG層35形成溝道，通過對柵極電極33施加電壓來控制該溝道，使具有源極電極31、漏極電極32和柵極電極33的HFET導通截止。該HFET作為常導通型的晶體管而工作，在對柵極電極33施加負電壓時在柵極電極33下的GaN溝道層形成耗盡層而成為截止狀態(tài)，另一方面，在柵極電極33的電壓為零時在柵極電極33下的GaN溝道層中耗盡層消失而成為導通狀態(tài)。

另外，在劃分上述元件區(qū)域20的切割區(qū)域21設(shè)置有切割槽27。該切割槽27通過對電介質(zhì)膜25和保護膜26進行蝕刻，形成為GaN類半導體膜24不從切割槽27的底面27a露出。

上述切割槽27如圖4所示，在其底面27a具有比切割槽27的底面27a的寬度方向W的中央部高(相對于底面27a在圖4的上側(cè)(開口側(cè))變化)的形狀變化區(qū)域40。

第一實施方式的半導體晶片1中，切割槽27的底面27a的電介質(zhì)膜25的膜厚為0.2μm～3μm，切割區(qū)域21的寬度W0為90μm，切割槽27的寬度W1為70μm。

另外，在使GaN類半導體膜從切割槽27露出的情況下，會因低施加電壓而產(chǎn)生空氣放電。例如當切割槽27與焊盤14之間的距離為70μm時，因約600V的施加而產(chǎn)生空氣放電。

與之相對地，上述半導體晶片1中，即使對焊盤14施加600V～1000V的高電壓，GaN類半導體膜24也不會從切割槽27的底面27a的表面露出。因此，在以晶片狀態(tài)進行半導體元件30的測試的情況下，能夠不破壞半導體元件30地以晶片狀態(tài)施加高電壓來實施耐壓試驗等。

接著，根據(jù)圖5～圖9對上述半導體晶片1的制造方法進行說明。

首先，如圖5所示，在Si襯底23上利用MOCVD(Metal Organic Chemical Vapor Deposition：金屬有機氣相沉積)法依次層疊無摻雜AlGaN緩沖層、無摻雜GaN溝道層、無摻雜AlGaN屏障層，形成GaN類半導體膜24。無摻雜GaN溝道層的厚度例如為1μm，無摻雜AlGaN屏障層的厚度例如為30nm。在該無摻雜GaN溝道層與無摻雜AlGaN屏障層的界面附近產(chǎn)生2DEG層35。

而且，如圖6所示，在GaN類半導體膜24上的沒有形成半導體元件30的區(qū)域，形成有貫通2DEG層35的元件分離槽36。該元件分離槽36通過一般的光刻法將抗蝕劑圖案化且采用使用了氯系氣體的RIE(reactive ion etching；反應離子蝕刻)裝置而形成。

接著，如圖7所示形成半導體元件30。即，在元件區(qū)域20內(nèi)的GaN類半導體膜24上，貫通AlGaN屏障層和2DEG層35到達GaN溝道層的凹部彼此隔開間隔地形成。該凹部只要能夠從AlGaN屏障層的表面貫通2DEG層35即可，與元件分離槽36同樣，通過一般的光刻法將抗蝕劑圖案化，采用使用了氯系氣體的RIE形成為具有例如70nm的深度。

接著，通過濺射在該凹部依次層疊Ti、Al、TiN，形成作為歐姆電極的源極電極31和漏極電極32。通過對形成有源極電極31和漏極電極32的襯底以例如400℃以上500℃以下進行10分鐘以上的退火，在2DEG層35與歐姆電極之間得到歐姆接觸。

接著，在源極電極31和漏極電極32之間的GaN類半導體膜24上，形成通過濺射形成的由WN、W層疊膜構(gòu)成的柵極電極33。

接著，在GaN類半導體膜24上層疊用p-CVD(等離子體CVD)制造的SiN膜和SiO₂膜，形成具有例如1.0μm～4.5μm膜厚的電介質(zhì)膜25。其中，電介質(zhì)膜25的膜厚根據(jù)要制作的半導體元件的金屬膜厚而變化。

接著，在電介質(zhì)膜25的源極電極31、漏極電極32和柵極電極33上的區(qū)域，形成有作為接觸部的通孔34(圖7～9中僅圖示了漏極電極32上的通孔)。而且，經(jīng)由該通孔34，源極電極31、漏極電極32和柵極電極33各電極與設(shè)置在電介質(zhì)膜25上的焊盤14連接。

接著，在電介質(zhì)膜25上的半導體元件30的周圍形成金屬環(huán)22。該金屬環(huán)22由通過一般的光刻法將抗蝕劑圖案化，采用使用了氯系氣體的一般的RIE法將TiN、AlCu、TiN層疊膜分別圖案化而形成。

接著，如圖8所示，在電介質(zhì)膜25上形成用p-CVD制造的由SiN構(gòu)成且具有例如0.9μm膜厚的保護膜26。其中，焊盤14為了與信號處理電路等連接而露出，沒有被保護膜26覆蓋。

之后，如圖9所示，對切割區(qū)域21的保護膜26和電介質(zhì)膜25進行蝕刻，形成切割槽27。該切割槽27由通過光刻法將抗蝕劑圖案化，采用使用了氟系氣體的RIE進行干法蝕刻而形成。

圖4所示的第一實施方式的半導體晶片1的切割槽27，例如通過用RF功率為750W、放電壓力為1700mTorr、氣體流量為Ar＝800sccm、CF4＝120sccm的RIE裝置進行干法蝕刻而得到。

然而，在GaN類半導體膜上形成電介質(zhì)膜的現(xiàn)有的半導體晶片中，在切割時，Si襯底23與GaN類半導體膜24附近的層間應力會變大，因此，與將切割槽的底面的電介質(zhì)膜完全除去，使GaN類半導體膜從底面露出的現(xiàn)有的半導體晶片相比，有時會變得容易產(chǎn)生層間裂紋。

其理由如下。即，如圖10所示，當對切割槽627的底面627a為大致平坦的半導體晶片進行切割時，在GaN類半導體膜24與電介質(zhì)膜625的界面附近產(chǎn)生的應力(裂紋)P1朝向箭頭A1方向，在Si襯底23與GaN類半導體膜24的界面附近產(chǎn)生的應力(裂紋)P2朝向箭頭A2方向。因此，存在這些應力無法很好地釋放到半導體晶片的外部的情況。

在此，對以下半導體晶片分別進行切割：(1)不具有切割槽的半導體晶片；(2)雖然具有切割槽但是切割槽的底面為大致平坦的半導體晶片；(3)第一實施方式的半導體晶片1，并且，對刀片切割時在層間裂紋和表面剝落的產(chǎn)生進行了調(diào)查。其中，上述(1)、(2)的結(jié)構(gòu)的半導體晶片除了切割槽以外，具有與半導體晶片1相同的結(jié)構(gòu)。

(1)的半導體晶片中，如圖12所示，在進行刀片切割時，從切斷部57擴散的表面剝落C和層間裂紋P到達至金屬環(huán)22。該層間裂紋P是在GaN類半導體膜24附近產(chǎn)生的裂紋，金屬環(huán)22無法阻止其擴散。因此，存在到達元件區(qū)域的層間裂紋P的情況。

(2)的半導體晶片中，如圖13所示，在進行刀片切割時，從切斷部57擴散的表面剝落C和層間裂紋P被切割槽的壁面阻止，沒有到達金屬環(huán)。

(3)的半導體晶片1中，如圖14所示，在進行刀片切割時，從切斷部57擴散的表面剝落C和層間裂紋P停止在切割槽27的壁面27b之前。

根據(jù)上述結(jié)果可知，通過設(shè)置切割槽，能夠抑制表面剝落C和層間裂紋P的擴散。特別是通過在切割槽27的底面27a的元件區(qū)域20側(cè)的端部設(shè)置形狀變化區(qū)域40，能夠可靠地抑制表面剝落C和層間裂紋P的擴散，改善成品率，并且能夠?qū)⒖煽啃愿叩陌雽w器件70單片化。

即，在上述結(jié)構(gòu)的半導體晶片1中，在切割槽27的元件區(qū)域20側(cè)的底面27a設(shè)置形狀變化區(qū)域40，在切割槽27的底面27a，使切割槽27的上述元件區(qū)域20側(cè)的端部高于切割槽27的寬度方向W的中央部，由此，如圖11所示，能夠使GaN類半導體膜24與電介質(zhì)膜25的界面附近產(chǎn)生的應力(裂紋)P3朝向箭頭A3的方向。另外，能夠使在切割進一步進行時產(chǎn)生的Si襯底23與GaN類半導體膜24的界面附近產(chǎn)生的應力(裂紋)P4朝向箭頭A4的方向。即，能夠使在切割時特別是在刀片切割時產(chǎn)生的應力朝向半導體晶片1的外部，所以能夠抑制切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70的成品率，并且能夠提高單片化后得到的半導體器件70的可靠性。

另外，即使不使用成本高且具有碎屑(蒸發(fā)物殘渣)除去問題的激光切割，也能夠得到可靠性高的半導體器件70。因此，能夠以短的切割時間制造低成本的半導體器件70。

(第二實施方式)

第二實施方式的半導體晶片101如圖15所示，代替第一實施方式的半導體晶片1的電介質(zhì)膜25，使用由第一、第二電介質(zhì)膜49、50構(gòu)成的兩層的多膜層。其中，對于與上述第一實施方式相同的結(jié)構(gòu)部標注相同的編號，引用第一實施方式的說明。

第二實施方式的半導體晶片101中，作為電介質(zhì)膜125，例如使用通過p-CVD制造的膜厚2.0μm以下的SiN膜作為第一電介質(zhì)膜49，使用通過p-CVD制造的膜厚2.0μm以下的SiO₂膜作為第二電介質(zhì)膜50。

在此，對第一電介質(zhì)膜49的膜厚為0.75μm的情況下的第二電介質(zhì)膜50的膜厚與刀片切割時的裂紋P的擴散的關(guān)系進行了調(diào)查。另外，以剖視時從切割槽27的切斷部至金屬環(huán)22的距離為25μm的方式進行切割。

如圖16所示，可知在第二電介質(zhì)膜50的膜厚為2.0μm以下的情況下，裂紋P的擴散被抑制到比到達金屬環(huán)22的位置(25μm)靠前的20μm以下。

通過使電介質(zhì)膜125為多層化，與膜厚相同的單層的電介質(zhì)膜相比，構(gòu)成電介質(zhì)膜的1個層的最大膜厚變小。因此，如圖17所示，能夠使刀片切割時在第一電介質(zhì)膜49與第二電介質(zhì)膜50的界面附近產(chǎn)生的應力(裂紋)P5朝向箭頭A5的方向，使在GaN類半導體膜24與電介質(zhì)膜25的界面附近產(chǎn)生的應力(裂紋)P6朝向箭頭A6的方向。而且，能夠使在切割進一步進行時的Si襯底23與GaN類半導體膜24的界面附近產(chǎn)生的應力(裂紋)P7朝向箭頭A7的方向。即，能夠在比切割槽27的壁面27b靠前的位置，使因切割而產(chǎn)生的應力朝向半導體晶片101的外部，所以能夠可靠地抑制裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70的成品率，并且能夠提高單片化后得到的半導體器件70的可靠性。

另外，對由第一、第二電介質(zhì)膜49、50兩層構(gòu)成電介質(zhì)膜125的情況下的刀片切割時的裂紋與切割槽27的底面27a的電介質(zhì)膜125的膜厚的關(guān)系進行了調(diào)查。

如圖18所示，可知在切割槽27的底面27a的電介質(zhì)膜125的膜厚為3.0μm以下的情況下，裂紋的擴散被抑制到20μm以下。

即，在由第一、第二電介質(zhì)膜49、50兩層構(gòu)成電介質(zhì)膜125的情況下，只要根據(jù)切割槽27的加工的偏差，切割槽27的底面27a的電介質(zhì)膜125的膜厚為3.0μm以下，就能夠可靠地抑制在Si襯底23與GaN類半導體膜24的界面附近產(chǎn)生的裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70的成品率，并且能夠提高單片化后得到的半導體器件70的可靠性。

而且，能夠使切割槽27的底面27a的電介質(zhì)膜125的膜厚變大，所以能夠減小切割槽27的加工深度。由此，能夠縮短切割槽27的加工時間，并且能夠使切割槽27加工時所用的抗蝕劑膜厚變薄從而降低加工成本。

(第三實施方式)

第三實施方式的半導體晶片201，雖然沒有圖示，但代替第二實施方式的電介質(zhì)膜125，形成進一步多層化的電介質(zhì)膜225。其中，對于與上述第一、第二實施方式相同的結(jié)構(gòu)部標注相同的編號，引用第一、第二實施方式的說明。

第三實施方式的半導體晶片201的電介質(zhì)膜225具有依次層疊SiN膜(例如膜厚0.17μm)、SiO₂膜(例如膜厚0.15μm)、SiN膜(例如膜厚0.25μm)、SiO₂膜(例如膜厚0.75μm)、SiN膜(例如膜厚0.25μm)和SiO₂膜(例如膜厚0.93μm)六層的結(jié)構(gòu)。

在此，關(guān)于上述半導體晶片201，作為比較例，使用具有依次層疊SiN膜(膜厚0.17μm)、SiO₂膜(膜厚0.15μm)、SiN膜(膜厚0.25μm)、SiO₂膜(膜厚0.75μm)、SiN膜(膜厚0.25μm)和SiO₂膜(膜厚3.00μm)六層的電介質(zhì)膜，在切割槽27的底面27a不設(shè)置形狀變化區(qū)域40(切割槽27的底面27a大致平坦)的半導體晶片，對于形狀變化區(qū)域40的有無與刀片切割時產(chǎn)生的表面剝落C和層間裂紋P的擴散的關(guān)系進行了調(diào)查。其中，比較例的半導體晶片，除了電介質(zhì)膜和切割槽的結(jié)構(gòu)以外，具有與半導體晶片201相同的結(jié)構(gòu)。另外，與第二實施方式同樣，以剖視時從切割槽27的切斷部至金屬環(huán)22的距離為25μm的方式進行切割。

如圖19所示，半導體晶片201中，刀片切割時產(chǎn)生的裂紋的擴散大部分為10μm以下，最大也就17μm。與之相對地，比較例的半導體晶片中，產(chǎn)生大量超過25μm擴散的裂紋。

像這樣，由2層以上的多個層構(gòu)成電介質(zhì)膜，也能夠抑制裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70的成品率，并且能夠提高單片化后得到的半導體器件70的可靠性。

另外確認了，在由8層構(gòu)成電介質(zhì)膜的情況下，只要電介質(zhì)膜的總膜厚為3.0μm以下，就具有與上述電介質(zhì)膜225同樣的效果。

(第四實施方式)

第四實施方式的半導體器件170是由上述第三實施方式的半導體晶片201單片化而成的，如圖20所示，包括：半導體元件30；設(shè)置在半導體元件30上的焊盤14；和以包圍半導體元件30的方式設(shè)置的金屬環(huán)22。其中，對于與上述第一、第三實施方式相同的結(jié)構(gòu)部標注相同的編號，引用第一～第三實施方式的說明。

上述半導體器件170以切割槽27的一部分殘留于金屬環(huán)22的外周的方式被切割出。例如，半導體晶片201的切割區(qū)域21的寬度W0為90μm，切割槽27的寬度W1為70μm，此時，切割槽27的一部分在半導體器件170的外周殘留10μm～15μm。

接著，根據(jù)圖21～圖32對上述半導體器件170的制造方法進行說明。

在半導體器件170的制造方法的說明之前，先根據(jù)圖21～圖29對用于將半導體晶片201封裝化的工序進行說明。

如圖21所示，半導體晶片201依次進行表面保護工序、背面研磨工序、切割膠帶粘貼工序、表面保護膠帶剝離工序、切割工序、晶片焊接工序、絲焊工序、樹脂模塑工序、外裝鍍層工序、標記工序、成型工序、測試工序、外觀檢查工序和包裝工序各工序，封裝化后出廠。

工序1的表面保護膠帶粘貼工序如圖22所示，是為了保護半導體晶片201的表面(半導體元件)不受下一工序的背面研磨時的應力和污染的影響，而粘貼表面保護膠帶2的工序。

工序2的背面研磨工序如圖23所示，是將粘貼了表面保護膠帶2的半導體晶片201研磨到根據(jù)封裝的種類的規(guī)定的厚度的工序，是通過使固定了半導體晶片201的研磨載置臺3和帶磨石4的研磨輪5旋轉(zhuǎn)來實施研磨的工序。

工序3的帶粘貼工序如圖24所示，是作為下一工序的切割的準備，使半導體晶片201與粘貼于晶片環(huán)6的切割膠帶7貼合的工序。

工序4的表面保護膠帶剝離工序如圖25所示，是使用剝離帶8，將粘貼于半導體晶片201表面的表面保護膠帶2剝離的工序。

工序5的切割工序如圖26所示，是沿著切割區(qū)域(切割線)21用切割刀9在縱向、橫向上切斷半導體晶片201，單片化為規(guī)定的芯片尺寸的工序。

工序6的晶片焊接工序如圖27所示，是將單片化后得到的半導體芯片10裝載于引線框的工序。具體而言，在留島11上涂敷焊膏12，將單片化后的半導體芯片10用夾頭(collet)13夾起，將其載置于焊膏12上的規(guī)定的位置，使其熱固化的工序。

工序7的絲焊工序如圖28所示，將裝載于引線框的半導體芯片10的焊盤14和引線15用焊絲16連接的工序。焊絲連接使用金線、銀線、銅線、鋁線等。

工序8的樹脂模塑工序如圖29所示，在設(shè)置了引線框的模塑模具17中用柱塞19注入塑料樹脂18而形成封裝，之后使其熱固化的工序。

工序9的外裝鍍層工序，是在鍍層前除去漏到外引線上的模塑樹脂溢料，之后為了讓用戶將其焊接安裝到襯底上而對外引線施加焊料的工序。

工序10的標記工序是在封裝的表面印刷品種名等必要信息的工序。該標記工序中，使用由熱固化墨水等墨水進行印刷的方法、或通過激光照射而在封裝表面雕刻的方法等。

工序11的成型工序，是使用模具從引線框分別切離各封裝，將外引線加工成規(guī)定形狀的工序。

工序12的測試工序，是用測試機判定制造出來的封裝是電氣良品還是不良品的工序。

工序13的外觀檢查工序，是根據(jù)檢查基準的內(nèi)容，實施器件的最終外觀狀態(tài)的確認的工序。外觀檢查采用通過人進行確認的目視檢查和利用檢查機進行的測定檢查。

工序14的包裝工序，是收納為規(guī)定的出廠方式(使用塑料套的套包裝、使用塑料盤的盤包裝、使用壓紋帶的袋和卷包裝)，進而進行鋁層壓密封來實施防濕包裝，收納到指定的盒子中并出廠的工序。

以上是制造封裝時所需的工序。

接著，根據(jù)圖30～圖32對第四實施方式的半導體器件170的制造方法進行說明。

首先，如圖30所示，為了防止半導體晶片201在背面研磨時的污染，粘貼表面保護膠帶2，實施至指定研磨厚度的研磨。此時，Si襯底23和GaN類半導體膜24的熱膨脹系數(shù)或晶格常數(shù)不同，所以有可能晶片破裂?？梢允褂肳SS(Wafer Support System：晶片支承系統(tǒng))來避免這一風險。

接著，如圖31所示，將研磨后的半導體晶片201與粘貼于晶片環(huán)6的切割膠帶7貼合，剝下表面保護膠帶2。此時，可以先剝下表面保護膠帶2之后，再與切割膠帶7貼合。

然后，如圖32所示，利用切割刀9，將半導體晶片201沿著切割區(qū)域(切割線)21以刀片轉(zhuǎn)速30,000rpm、切割速度5mm/s在縱橫方向切斷，將半導體器件170單片化。

其中，上述制造方法中，不是用激光切割而是用切割刀9將半導體器件170單片化。另外，與使用成本高且具有碎屑(蒸發(fā)物殘渣)除去問題的激光切割的情況相比，能夠縮短切割時間，能夠以低成本制造半導體器件170。

另外，上述制造方法中，如果用1次切割的全切(full cut)方式則刀片的負荷大，表面剝落和層間裂紋的發(fā)生率高，所以使用至少采用用了切斷GaN類半導體膜的1軸71和切斷Si襯底的2軸72的分步切割的2次切割的分步切割方式。由此，能夠減輕刀片切割時的刀片的負荷，能夠降低表面剝落和層間裂紋的發(fā)生率。

像這樣，上述半導體器件170，由在切割槽27的底面27a具有切割槽27的上述元件區(qū)域20側(cè)的端部高于切割槽27的寬度方向W的中央部的形狀變化區(qū)域40的半導體晶片201進行單片化而形成，所以能夠抑制刀片切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散。

另外，即使在不使用激光切割而使用抑制了制造成本的刀片切割的情況下，也如圖19所示，切割時產(chǎn)生的層間裂紋和表面剝落的擴散被抑制到離開金屬環(huán)22大致10μm的區(qū)域。因此，能夠得到低成本且具有高成品率和可靠性的半導體器件170。

上述第一～第三實施方式中，在切割槽27的底面27a設(shè)置有切割槽27的上述元件區(qū)域20側(cè)的端部高于切割槽27的寬度方向W的中央部的形狀變化區(qū)域40，但是并不限定于此。例如也可以如圖33所示，在切割槽327的底面327a設(shè)置有切割槽327的元件區(qū)域20側(cè)的端部低于切割槽327的底面327a的寬度方向的中央的形狀變化區(qū)域340，也可以如圖34所示，在切割槽427的底面427a設(shè)置有具有切割槽27的上述元件區(qū)域20側(cè)的端部比切割槽27的的寬度方向的中央部高的部分和低的部分的形狀變化區(qū)域440。

具有圖33所示的截面形狀的切割槽327，例如通過用RF功率為750W、放電壓力為1700mTorr、氣體流量為Ar＝800sccm、CF4＝60sccm、CHF3＝60sccm的RIE裝置進行干法蝕刻而得到。

具有圖34所示的截面形狀的切割槽427，例如通過用RF功率為650W、放電壓力為1700mTorr、氣體流量為Ar＝600sccm、CF4＝100sccm、CHF3＝60sccm的RIE裝置進行干法蝕刻而得到。

另外，上述第一～第三實施方式的半導體晶片1、101、201中，使切割槽27的底面27a上的電介質(zhì)膜25、125、225的膜厚變化而形成形狀變化區(qū)域40，但并不限定于此。例如，也可以如圖35所示，以切割槽527的底面527a上的電介質(zhì)膜25、125、225的膜厚大致一致，使保護膜526的膜厚變化來形成形狀變化區(qū)域540。

具有圖35所示的截面形狀的切割槽527，例如通過用RF功率為650W、放電壓力為1700mTorr、氣體流量為Ar＝600sccm、CF4＝150sccm、CHF3＝50sccm的RIE裝置進行干法蝕刻之后，通過P-CVD在底面527a形成SiN而得到。

(第五實施方式)

本發(fā)明的第五實施方式的半導體晶片301如圖36所示，在切割槽727的底面727a，在電介質(zhì)膜325上沒有設(shè)置形狀變化區(qū)域，而是形成為電介質(zhì)膜325的膜厚T2與GaN類半導體膜24的膜厚T1之比為3.3以下，這一點與第一實施方式的半導體晶片1不同。其中，對于與上述第一實施方式相同的結(jié)構(gòu)部標注相同的編號，引用第一實施方式的說明。

第五實施方式的半導體晶片301中，切割槽727的底面727a的電介質(zhì)膜325的膜厚T2為0.2μm～4μm，切割區(qū)域21的寬度W0為90μm，切割槽27的寬度W1為70μm。另外，作為電介質(zhì)膜425，例如使用由p-CVD制造的膜厚2.0μm以下的SiO₂膜。

半導體晶片301的切割槽727，例如通過用RF功率為650W、放電壓力為1700mTorr、氣體流量為Ar＝600sccm、CF4＝150sccm、CHF3＝50sccm的RIE裝置進行干法蝕刻而得到。

其中，如圖37所示，當對切割槽1027的底面1027a上的電介質(zhì)膜1025的膜厚較厚，電介質(zhì)膜1025的膜厚與GaN類半導體膜24的膜厚之比大于第五實施方式的半導體晶片301的半導體晶片進行切割時，在GaN類半導體膜24與電介質(zhì)膜1025的界面附近產(chǎn)生的應力(裂紋)P8朝向箭頭A8方向，在Si襯底23與GaN類半導體膜24的界面附近產(chǎn)生的應力(裂紋)P9朝向箭頭A9方向。因此，存在這些應力無法很好地釋放到半導體晶片的外部的情況。

在此，對改變了切割槽的底部的電介質(zhì)膜的膜厚(T2)與GaN類半導體膜的膜厚(T1)之比的晶片分別進行切割，對刀片切割時的側(cè)邊裂紋(層間裂紋和表面剝落)的產(chǎn)生進行了調(diào)查。其中，除了切割槽的底部的電介質(zhì)膜的膜厚(T2)與GaN類半導體膜的膜厚(T1)之比以外，此處所用的半導體晶片分別具有與半導體晶片1相同的結(jié)構(gòu)。

如圖39所示，可知當電介質(zhì)膜的膜厚(T2)與GaN類半導體膜的膜厚(T1)之比(T2/T1)大于3.3時，從切割槽的側(cè)壁擴散的側(cè)邊裂紋的擴散變大。另一方面，可知當電介質(zhì)膜的膜厚(T2)與GaN類半導體膜的膜厚(T1)之比(T2/T1)為3.3以下時，側(cè)邊裂紋的擴散被抑制到-15μm以下，側(cè)邊裂紋不到達金屬環(huán)22。

根據(jù)上述結(jié)果可知，通過使切割槽的底部的電介質(zhì)膜的膜厚(T2)與GaN類半導體膜的膜厚(T1)之比(T2/T1)為3.3以下，能夠可靠地抑制表面剝落和層間裂紋的擴散，改善成品率，并且能夠單片化得到可靠性高的半導體器件70。

即，通過使切割槽727的底面727a上的電介質(zhì)膜24的膜厚(T2)與GaN類半導體膜325的膜厚(T1)之比(T2/T1)為3.3以下，如圖38所示，能夠使在GaN類半導體膜24與電介質(zhì)膜325的界面附近產(chǎn)生的應力(裂紋)P10朝向箭頭A10的方向。另外，能夠使在切割進一步進行時產(chǎn)生的Si襯底23與GaN類半導體膜24的界面附近產(chǎn)生的應力(裂紋)P11朝向箭頭A11的方向。即，能夠使在切割時特別是在刀片切割時產(chǎn)生的應力朝向半導體晶片1的外部，所以能夠抑制切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70的成品率，并且能夠提高單片化后得到的半導體器件70的可靠性。

(第六實施方式)

第六實施方式的半導體晶片401如圖40所示，在作為第一電介質(zhì)膜的電介質(zhì)膜425形成了使GaN類半導體膜24露出的槽部428之后，在該槽部428的表面上層疊作為第二電介質(zhì)膜的保護膜426，從而形成切割槽827，這一點與第五實施方式的半導體晶片301不同。其中，對于與上述第一實施方式相同的結(jié)構(gòu)部標注相同的編號，引用第一實施方式的說明。

第六實施方式的半導體晶片41中，使切割槽827的底面上的保護膜24的膜厚(T2)與GaN類半導體膜426的膜厚(T1)之比為3.3以下。另外，作為電介質(zhì)膜425，例如使用通過p-CVD制造的厚2.0μm以下的SiO₂膜，作為保護膜426，使用通過p-CVD制造的膜厚0.9μm以下的SiN膜。

該第六實施方式中，如圖41所示，能夠使在保護膜426與GaN類半導體膜24的界面附近產(chǎn)生的應力(裂紋)P12在切割槽827的側(cè)壁827b之前，朝向箭頭A12的方向。另外，能夠使在切割進一步進行時產(chǎn)生的GaN類半導體膜24與Si襯底23的界面附近產(chǎn)生的應力(裂紋)P13朝向箭頭A13的方向。即，使因切割而產(chǎn)生的應力朝向半導體晶片401的外部，從而能夠使該應力不容易從切割槽827的壁面827b侵入到半導體元件30側(cè)，所以能夠可靠地抑制裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70的成品率，并且能夠提高單片化后得到的半導體器件70的可靠性。

另外，切割槽827僅在電介質(zhì)膜425的加工中形成，所以能夠減小切割槽827的加工深度。由此，能夠縮短切割槽827的加工時間，并且能夠使切割槽827加工時所用的抗蝕劑膜厚變薄從而降低加工成本。

另外，本第六實施方式中，在形成了貫通電介質(zhì)膜425且使GaN類半導體膜24露出的槽部428之后，通過在該槽部428的表面上層疊保護膜426而形成切割槽827，但并不限定于此。電介質(zhì)膜也可以在切割槽的底面上層疊2層以上。即，只要切割槽的底面上的GaN類半導體膜的膜厚(T1)與電介質(zhì)膜的總膜厚(T2)之比為3.3以下，可以殘留電介質(zhì)膜的一部分以使GaN類半導體膜不露出，也可以在保護膜上層疊第三電介質(zhì)膜。

(第七實施方式)

第七實施方式的半導體晶片501如圖42所示，在切割槽927的底面927a，以設(shè)置形狀變化區(qū)域40的狀態(tài)，形成為電介質(zhì)膜25的膜厚T2與GaN類半導體膜24的膜厚T1之比為3.3以下，這一點與第一實施方式的半導體晶片1不同。其中，對于與上述第一實施方式相同的結(jié)構(gòu)部標注相同的編號，引用第一實施方式的說明。

第七實施方式的半導體晶片501中，在形狀變化區(qū)域40的最高的部分，即切割槽927的底面927a中的最大的電介質(zhì)膜25的膜厚設(shè)為T2。

第七實施方式的半導體晶片501的切割槽27，例如通過用RF功率為750W、放電壓力為1700mTorr、氣體流量為Ar＝800sccm、CF4＝120sccm的RIE裝置進行干法蝕刻而得到。

另外，如圖43所示，上述結(jié)構(gòu)的半導體晶片501中，在切割槽927的元件區(qū)域20側(cè)的底面927a設(shè)置有形狀變化區(qū)域40，在切割槽927的底面927a，使電介質(zhì)膜25的膜厚T2與GaN類半導體膜24的膜厚T1之比為3.3以下，并且使切割槽927的上述元件區(qū)域20側(cè)的端部高于切割槽927的寬度方向W的中央部。由此，能夠使在GaN類半導體膜24與電介質(zhì)膜225的界面附近產(chǎn)生的應力(裂紋)P14朝向箭頭A14的方向。另外，能夠使在切割進一步進行時產(chǎn)生的Si襯底23與GaN類半導體膜24的界面附近產(chǎn)生的應力(裂紋)P15朝向箭頭A15的方向。即，能夠使在切割時特別是在刀片切割時產(chǎn)生的應力朝向半導體晶片501的外部，所以能夠抑制切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70的成品率，并且能夠提高單片化后得到的半導體器件70的可靠性。

在此，對切割槽的底面大致平坦的第五實施方式的半導體晶片301和第七實施方式的半導體晶片501分別進行切割，對刀片切割時的層間裂紋和表面剝落的產(chǎn)生進行了調(diào)查。

如圖43所示，第五實施方式的半導體晶片301中，在進行刀片切割時，從切斷部57擴散的表面剝落C和層間裂紋P停止于切割槽727的壁面727b之前，未到達金屬環(huán)22。

如圖44所示，第七實施方式的半導體晶片501也與第五實施方式的半導體晶片301同樣，在進行刀片切割時，從切斷部57擴散的表面剝落C和層間裂紋P停止于切割槽927的壁面927b之前，未到達金屬環(huán)22。特別是就層間裂紋P而言，相比第五實施方式的半導體晶片301停止在比切割槽927的壁面927b靠前的位置。

根據(jù)上述結(jié)果可知，通過在切割槽的底面的元件區(qū)域側(cè)的端部設(shè)置形狀變化區(qū)域，并且使電介質(zhì)膜的膜厚T2與GaN類半導體膜的膜厚T1之比為3.3以下，能夠可靠地抑制表面剝落C和層間裂紋P的擴散，改善成品率，并且能夠單片化得到可靠性高的半導體器件70。

其中，形狀變化區(qū)域40并不限定于在切割槽927的底面927a構(gòu)成為比切割槽927的寬度方向W的中央部高的情況，也可以構(gòu)成為比切割槽的寬度方向W的中央部低。

上述第五～第七實施方式的半導體晶片301、401、501，能夠用第四實施方式所示的制造方法分別單片化為半導體器件170。

另外，上述第一～第七實施方式中，作為半導體元件30，對歐姆電極到達GaN層的凹處(recess)結(jié)構(gòu)的HFET進行了說明，但并不限定于此。例如，作為半導體元件30，也可以使用不形成凹處，而在無摻雜AlGaN層上形成源極電極和漏極電極的歐姆電極的HFET。

另外，上述半導體元件30并不限定于使用2DEG層35的HFET，也可以為其他結(jié)構(gòu)的場效應晶體管。另外，并不限定于常導通型的HFET，也可以為常截止型的半導體元件。另外，不限定于肖特基電極，也可以為絕緣柵極構(gòu)造的場效應晶體管。

對本發(fā)明和實施方式進行總結(jié)如下。

本發(fā)明的半導體晶片1、101、201的特征在于，包括：襯底23；層疊在上述襯底23上的GaN類半導體膜24；具有設(shè)置在上述GaN類半導體膜24上的半導體元件30和設(shè)置在上述GaN類半導體膜24上并且以包圍上述半導體元件30的方式配置的金屬環(huán)22的多個元件區(qū)域20；層疊在上述GaN類半導體膜24上的電介質(zhì)膜25、125、225；和具有在上述電介質(zhì)膜25、125、225上開口，并且以劃分上述元件區(qū)域20的方式沿著上述金屬環(huán)22的外周，不貫通上述電介質(zhì)膜25、125、225地設(shè)置成格子狀的切割槽27的切割區(qū)域21，在上述切割槽27的底面27a，上述切割槽27的上述元件區(qū)域20側(cè)的端部高于或低于上述切割槽27的寬度方向W的中央部。

本發(fā)明者，對具有在Si襯底23上生長的GaN類半導體膜24的半導體晶片1、101、201的切割時特別是刀片切割時產(chǎn)生的裂紋、表面剝落、膜剝落的抑制進行了銳意研究，結(jié)果發(fā)現(xiàn)，通過在電介質(zhì)膜25、125、225以GaN類半導體膜24不露出的方式設(shè)置切割槽27，并且將切割槽27設(shè)置成：在底面27a，上述切割槽27的上述元件區(qū)域20側(cè)的端部高于或低于上述切割槽27的寬度方向W的中央部，從而能夠抑制刀片切割時產(chǎn)生的裂紋、表面剝落、膜剝落的擴散(寬度)。

即，根據(jù)上述結(jié)構(gòu)的半導體晶片1、101、201，在切割槽27的底面27a，切割槽27的元件區(qū)域20側(cè)的端部高于或低于上述切割槽27的寬度方向W的中央部。由此，能夠使切割時產(chǎn)生的應力朝向半導體晶片1、101、201的外部，所以能夠可靠地抑制裂紋、表面剝落和膜剝落的擴散，所以能夠改善單片化后得到的半導體器件70、170的成品率，并且能夠提高單片化后得到的半導體器件70、170的可靠性。

另外，即使不使用成本高且具有碎屑(蒸發(fā)物殘渣)除去問題的激光切割，也能夠得到可靠性高的半導體器件70、170。因此，能夠用短的切割時間制造低成本的半導體器件70、170。

一個實施方式的半導體晶片101、201中，上述電介質(zhì)膜125、225由至少2層以上的多層膜構(gòu)成。

而且，本發(fā)明者發(fā)現(xiàn)，通過使覆蓋切割槽27的底部27a的電介質(zhì)膜125、225為多層結(jié)構(gòu)，并令各層的膜厚為一定以下，能夠大幅減少切割時特別是刀片切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散。

即，根據(jù)上述實施方式，如果使電介質(zhì)膜125、225多層化，由于電介質(zhì)膜125、225整體的膜厚相同，所以與電介質(zhì)膜125、225由單層形成的情況相比，各層的膜厚變小。因此，能夠使因切割而產(chǎn)生的應力在比切割槽27的壁面27b靠前的位置朝向半導體晶片101、201的外部。其結(jié)果是，能夠可靠地抑制切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散，從而能夠改善單片化后得到的半導體器件70、170的成品率，并且能夠提高單片化后得到的半導體器件70、170的可靠性。

另外，本發(fā)明的半導體器件70、170是由上述半導體晶片1、101、201單片化而得的，其特征在于：以上述切割區(qū)域21中的上述切割槽27的至少一部分殘留于上述半導體器件70、170的方式被切割出。

根據(jù)上述結(jié)構(gòu)的半導體器件70、170，由于從以切割槽27的元件區(qū)域20側(cè)的底面27a的形狀變化的方式構(gòu)成的半導體晶片1、101、201進行單片化而得到，所以能夠抑制切割時產(chǎn)生的裂紋表面剝落和膜剝落的擴散。

另外，即使不使用成本高且具有碎屑(蒸發(fā)物殘渣)除去問題的激光切割，也能夠得到可靠性高的半導體器件170。因此，能夠用短的切割時間制造低成本的半導體器件170。

另外，本發(fā)明的半導體器件70、170的制造方法的特征在于，包括：使GaN類半導體膜24在襯底23上生長的工序；在上述GaN類半導體膜24上形成具有多個半導體元件30和以包圍該半導體元件30的方式配置的金屬環(huán)22的元件區(qū)域20，并且層疊電介質(zhì)膜25、125、225的工序；形成具有以劃分上述元件區(qū)域20的方式設(shè)置成格子狀的切割槽27的切割區(qū)域21的工序；和對上述切割槽27進行切割，切割出包括上述半導體元件30和上述切割槽27的至少一部分的半導體器件70、170的工序，上述切割槽27形成為，在上述切割槽27的底面27a，上述GaN類半導體膜24不露出，并且切割槽27的上述元件區(qū)域20側(cè)的端部高于或低于上述切割槽27的寬度方向W的中央部。

根據(jù)上述結(jié)構(gòu)的半導體器件70、170的制造方法，切割槽27形成為，在底面27a，GaN類半導體膜24不露出，并且切割槽27的上述元件區(qū)域20側(cè)的端部高于或低于切割槽27的寬度方向W的中央部，所以能夠使因切割而產(chǎn)生的應力朝向半導體晶片201的外部。

另外，即使在不使用高成本的激光切割而使用抑制了制造成本的刀片切割的情況下，也能夠抑制切割時產(chǎn)生的層間裂紋和表面剝落的擴散。因此，能夠提供低成本且成品率和可靠性高的半導體器件70、170。

而且，即使施加高電壓，GaN類半導體膜24也不會從切割槽27的底面的表面露出。因此，在以晶片狀態(tài)進行半導體元件30的測試的情況下，能夠不破壞半導體元件30地以晶片狀態(tài)施加高電壓來實施耐壓試驗等。

一個實施方式的半導體器件的制造方法中，通過使用切割刀的刀片切割，將上述半導體器件70、170單片化。

根據(jù)上述實施方式，由于使用刀片切割，所以與使用成本高且具有碎屑(蒸發(fā)物殘渣)除去問題的激光切割的情況相比，能夠縮短切割時間，能夠提供低成本的半導體器件70、170。

一個實施方式的半導體器件的制造方法中，上述刀片切割通過切斷上述GaN類半導體膜24的1軸和切斷上述襯底23的2軸的分步切割來進行。

根據(jù)上述實施方式，能夠減輕刀片切割時的切割刀的負荷，減輕相關(guān)的裂紋和表面剝落的產(chǎn)生。

另外，本發(fā)明的半導體晶片301、401、501的特征在于，包括：襯底23；層疊在上述襯底23上的GaN類半導體膜24；具有設(shè)置在上述GaN類半導體膜24上的半導體元件30和設(shè)置在上述GaN類半導體膜24上并且以包圍上述半導體元件30的方式配置的金屬環(huán)22的多個元件區(qū)域20；層疊在上述GaN類半導體膜24上的至少1層的電介質(zhì)膜25、26、325、425、426；和具有在上述電介質(zhì)膜25、26、325、425、426上開口，并且以劃分上述元件區(qū)域20的方式沿著上述金屬環(huán)22的外周，不使上述GaN類半導體膜24露出地設(shè)置成格子狀的切割槽727、827、927的切割區(qū)域21，在上述切割槽727、827、927的底面727a、827a、927a，上述電介質(zhì)膜25、26、325、425、426的總膜厚與上述GaN類半導體膜24的膜厚之比為3.3以下。

本發(fā)明者，對具有在Si襯底23上生長的GaN類半導體膜24的半導體晶片301、401、501的切割時特別是刀片切割時產(chǎn)生的裂紋、表面剝落、膜剝落的抑制進行了銳意研究，結(jié)果發(fā)現(xiàn)，通過在電介質(zhì)膜25、26、325、425、426以GaN類半導體膜24不露出的方式設(shè)置切割槽727、827、927，并且在該切割槽727、827、927的底面727a、827a、927a，使上述電介質(zhì)膜25、26、325、425、426的總膜厚與上述GaN類半導體膜的膜厚之比為3.3以下，從而能夠抑制刀片切割時產(chǎn)生的裂紋、表面剝落膜剝落的擴散(寬度)。

即，根據(jù)上述結(jié)構(gòu)的半導體晶片301、401、501，在切割槽727、827、927的底面727a、827a、927a，上述電介質(zhì)膜25、26、325、425、426的總膜厚與上述GaN類半導體膜24的膜厚之比為3.3以下。由此，能夠使切割時產(chǎn)生的應力朝向半導體晶片301、401、501的外部，所以能夠可靠地抑制裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70、170的成品率，并且能夠提高單片化后得到的半導體器件70、170的可靠性。

另外，即使不使用成本高且具有碎屑(蒸發(fā)物殘渣)除去問題的激光切割，也能夠得到可靠性高的半導體器件70。因此，能夠用短的切割時間制造低成本的半導體器件70。

一個實施方式的半導體晶片401中，上述電介質(zhì)膜425、426至少包含層疊在上述GaN類半導體膜24上的第一、第二電介質(zhì)膜425、426，上述切割槽827通過在形成貫通上述第一電介質(zhì)膜425且使上述GaN類半導體膜24露出的槽部428之后，至少使上述第二電介質(zhì)膜426層疊在該槽部428的表面上而形成

而且，本發(fā)明者發(fā)現(xiàn)，通過在形成貫通第一電介質(zhì)膜425且使GaN類半導體膜24露出的槽部428之后，在該槽部428的表面上至少層疊第二電介質(zhì)膜426來形成切割槽827，能夠大幅減少切割時特別是刀片切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散。

即，根據(jù)上述實施方式，能夠使因切割而產(chǎn)生的應力在比切割槽827的壁面827b靠前的位置朝向半導體晶片401的外部。其結(jié)果是，能夠可靠地抑制切割時產(chǎn)生的裂紋、表面剝落和膜剝落的擴散，從而能夠改善單片化后得到的半導體器件70、170的成品率，并且能夠提高單片化后得到的半導體器件70、170的可靠性。

一個實施方式的半導體晶片501中，上述切割槽927的底面927a的寬度方向的上述元件區(qū)域20側(cè)的端部高于或低于上述切割槽927的寬度方向的中央部。

根據(jù)本實施方式的半導體晶片501，在切割槽927的底面927a，上述電介質(zhì)膜25、26的總膜厚與GaN類半導體膜24的膜厚之比為3.3以下，并且切割槽927的上述元件區(qū)域20側(cè)的端部高于或低于切割槽927的寬度方向W的中央部。由此，能夠使切割時產(chǎn)生的應力朝向半導體晶片501的外部，所以能夠可靠地抑制裂紋、表面剝落和膜剝落的擴散，能夠改善單片化后得到的半導體器件70、170的成品率，并且能夠提高單片化后得到的半導體器件70、170的可靠性。

另外，本發(fā)明的半導體器件70、170是由上述半導體晶片301、401、501單片化而得的半導體器件，其特征在于：以上述切割區(qū)域21中的上述切割槽727、827、927的至少一部分殘留于上述半導體器件70、170的方式被切割出。

根據(jù)上述結(jié)構(gòu)的半導體器件70、170，由于從以上述電介質(zhì)膜25、26、325、425、426的總膜厚與上述GaN類半導體膜24的膜厚之比為3.3以下的方式構(gòu)成的半導體晶片301、401、501進行單片化而得到，所以能夠抑制切割時產(chǎn)生的裂紋表面剝落和膜剝落的擴散。

另外，本發(fā)明的半導體器件70、170的制造方法的特征在于，包括：使GaN類半導體膜24在襯底23上生長的工序；在上述GaN類半導體膜24上形成具有多個半導體元件30和以包圍該半導體元件30的方式配置的金屬環(huán)22的元件區(qū)域20，并且層疊至少1層的電介質(zhì)膜25、26、325、425、426的工序；形成具有以劃分上述元件區(qū)域20的方式設(shè)置成格子狀的切割槽727、827、927的切割區(qū)域21的工序；和對上述切割槽727、827、927進行切割，切割出包括上述半導體元件30和上述切割槽727、827、927的至少一部分的半導體器件70、170的工序，上述切割槽727、827、927形成為，在上述切割槽727、827、927的底面727a、827a、927a，上述GaN類半導體膜24不露出，并且上述電介質(zhì)膜25、26、325、425、426的總膜厚與上述GaN類半導體膜24的膜厚之比為3.3以下。

根據(jù)上述結(jié)構(gòu)的半導體器件70、170的制造方法，切割槽727、827、927形成為，GaN類半導體膜24不從底面727a、827a、927a露出，并且電介質(zhì)膜25、26、325、425、426的總膜厚與GaN類半導體膜24的膜厚之比為3.3以下，所以能夠使因切割而產(chǎn)生的應力朝向半導體晶片301、401、501的外部。

而且，即使施加高電壓，GaN類半導體膜24也不會從切割槽727、827、927的底面727a、827a、927a的表面露出。因此，在以晶片狀態(tài)進行半導體元件30的測試的情況下，能夠不破壞半導體元件30地以晶片狀態(tài)施加高電壓來實施耐壓試驗等。

上述第一～第七實施方式和變形例中敘述的構(gòu)成要素可以適當組合，也可以適當選擇、置換、或刪除。

附圖標記說明

1、101、201、301、401、501 半導體晶片

14 焊盤

20 元件區(qū)域

21 切割區(qū)域

22 金屬環(huán)

23 襯底

24 GaN類半導體膜

25、125、225、325、425 電介質(zhì)膜

26、126、426、526 保護膜