本發(fā)明涉及半導體領域,尤其涉及一種超結MOS晶體管。
背景技術:
在功率半導體領域內,以垂直雙擴散工藝形成的縱向金屬氧化物半導體場效應晶體管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)稱為VDMOSFET,簡稱VDMOS。對于傳統(tǒng)的VDMOS,一般通過增大外延層厚度和降低外延層摻雜濃度的方式提高擊穿電壓。超結金屬氧化物半導體場效應晶體管(Super Juction Metal Oxide Semiconductor Field Effect Transistor,SJ-MOSFET)是VDMOS器件的一種改進結構,如圖1所示,通過在外延層內加入交替的P-N結構,形成P型立柱和N型立柱,使器件處于阻斷狀態(tài)時,外延層內的縱向電場幾乎為恒值,這使器件的導通電阻對擊穿電壓的依賴關系大大降低,從而降低器件的通態(tài)損耗。因此,該結構在高擊穿電壓的器件中得到廣泛的應用。
當SJ-MOSFET應用在空間領域時,由于空間環(huán)境中存在持續(xù)不斷的重離子輻射,當重離子轟擊到硅片表面后,在其運動路徑上會產(chǎn)生大量的電子空穴對,可使器件發(fā)生單粒子效應而失效。以N溝道SJ-MOSFET為例,當處于阻斷狀態(tài)時,其體內電場如圖1中箭頭所示,硅片受到轟擊后,電子空穴對中的電子會從漏極流出,而空穴會在空間電場的作用下向阱區(qū)及柵介質層表面下方流動。一方面,當流入阱區(qū)的空穴電流過大,使阱區(qū)與源摻雜區(qū)結表面壓降超過0.7V時,源摻雜區(qū)-阱區(qū)-外延層組成的寄生三極管將開啟,在外部條件允許的前提下,該寄生三極管會發(fā)生二次擊穿,使電流密度過度集中導致器件發(fā)生單粒子燒毀(Single Event Burnout,SEB)。另一方面,若過多的空穴堆積在Si/SiO2界面處,則等效于在柵介質層上附加一個瞬態(tài)電場,導致柵介質層內電場超過臨界擊穿電場,發(fā)生柵介質層擊穿,即發(fā)生單粒子柵穿(Single Event Gate Rupture,SEGR)。
也就是說,現(xiàn)有技術中的SJ-MOSFET應用在空間領域時,存在易出現(xiàn)SEB和SEGR,導致失效的技術問題。
技術實現(xiàn)要素:
本發(fā)明通過提供一種超結MOS晶體管,解決了現(xiàn)有技術中的SJ-MOSFET應用在空間領域時,存在易出現(xiàn)SEB和SEGR,導致失效的技術問題。
一方面,為解決上述技術問題,本發(fā)明提供了如下技術方案:
一種超結MOS晶體管,所述晶體管包括:
外延層,所述外延層中交替設有多根P型立柱和多根N型立柱,其中,每相鄰兩根P型立柱之間的區(qū)域為一根N型立柱;
多個表面MOS結構,所述表面MOS結構包括:P阱區(qū)、N阱區(qū)、柵氧化層和柵極;
其中,每個所述表面MOS結構的敏感區(qū)域均與所述P型立柱的中軸線錯位;每個所述表面MOS結構的敏感區(qū)域均與所述N型立柱的中軸線錯位;其中,所述敏感區(qū)域包括:所述柵氧化層與所述外延層交界的界面區(qū)域。
可選的,所述敏感區(qū)域還包括:所述P阱區(qū)的邊界與所述外延層的表面交界的區(qū)域。
可選的,每個所述表面MOS結構的柵氧化層均位于所述P型立柱和所述N型立柱的交界處;其中,以一個P型立柱和一個N型立柱為一對立柱,任一對立柱內有奇數(shù)個所述表面MOS結構。
可選的,所述外延層位于N+型襯底上,所述外延層為N型外延層;所述表面MOS結構包括:位于所述P型立柱頂端的第一P+阱區(qū)、位于所述第一P+阱區(qū)頂端的第一N阱區(qū)、位于所述N型立柱頂端的P阱區(qū)、位于所述P阱內的第二P+阱區(qū)、位于所述第二P+阱區(qū)頂端的第二N阱區(qū)、柵氧化層和柵極;其中,所述柵氧化層連接所述第一N阱區(qū)表面和所述第二N阱區(qū)表面;所述晶體管的金屬源極連接所述第一P+阱區(qū)表面、所述第二P+阱區(qū)表面、所述第一N阱區(qū)表面和所述第二N阱區(qū)表面;所述晶體管的漏極為所述N+型襯底。
可選的,所述多個表面MOS結構中,部分表面MOS結構的柵氧化層位于所述P型立柱和所述N型立柱的交界處。
可選的,所述外延層為N型外延層;所述界面區(qū)域具體為:所述柵氧化層與所述外延層的N型區(qū)交界的區(qū)域。
本申請實施例中提供的一個或多個技術方案,至少具有如下技術效果或優(yōu)點:
本申請實施例提供的超結MOS晶體管,改變SJ-MOSFET的表面MOS結構的數(shù)量和/或分布,以使表面MOS結構的敏感區(qū)域均與所述P型立柱和所述N型立柱的中軸線錯位,即使得外延層中橫向電場最弱的區(qū)域與表面MOS結構易發(fā)生SEB和/或SEGR的敏感區(qū)形成錯位,以實現(xiàn)單粒子輻射加固的目的,進而提高器件在空間應用時的可靠性。
附圖說明
為了更清楚地說明本發(fā)明實施例中的技術方案,下面將對實施例描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的實施例,對于本領域普通技術人員來講,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)提供的附圖獲得其他的附圖。
圖1為背景技術中SJ-MOSFET的剖面圖;
圖2為對背景技術中SJ-MOSFET外延層內橫向電場分布示意圖;
圖3為本申請實施例中SJ-MOSFET的剖面圖一;
圖4為圖3所示SJ-MOSFET外延層內橫向電場分布示意圖;
圖5為本申請實施例中SJ-MOSFET的剖面圖二。
具體實施方式
本申請實施例通過提供一種超結MOS晶體管,解決了現(xiàn)有技術中的
SJ-MOSFET應用在空間領域時,存在易出現(xiàn)SEB和SEGR,導致失效的技術問題。實現(xiàn)了單粒子輻射加固的,進而提高器件在空間應用時的可靠性的技術效果。
為解決上述技術問題,本申請實施例提供技術方案的總體思路如下:
本申請?zhí)峁┮环N超結MOS晶體管,所述晶體管包括:
外延層,所述外延層中交替設有多根P型立柱和多根N型立柱,其中,每相鄰兩根P型立柱之間的區(qū)域為一根N型立柱;
多個表面MOS結構,所述表面MOS結構包括:P阱區(qū)、N阱區(qū)、柵氧化層和柵極;
其中,每個所述表面MOS結構的敏感區(qū)域均與所述P型立柱的中軸線錯位;每個所述表面MOS結構的敏感區(qū)域均與所述N型立柱的中軸線錯位;其中,所述敏感區(qū)域包括:所述柵氧化層與所述外延層交界的界面區(qū)域。
本申請實施例提供的超結MOS晶體管,改變SJ-MOSFET的表面MOS結構的數(shù)量和/或分布,以使表面MOS結構的敏感區(qū)域均與所述P型立柱和所述N型立柱的中軸線錯位,即使得外延層中橫向電場最弱的區(qū)域與表面MOS結構易發(fā)生SEB和/或SEGR的敏感區(qū)形成錯位,以實現(xiàn)單粒子輻射加固的目的,進而提高器件在空間應用時的可靠性。
為了更好的理解上述技術方案,下面將結合具體的實施方式對上述技術方案進行詳細說明,應當理解本發(fā)明實施例以及實施例中的具體特征是對本申請技術方案的詳細的說明,而不是對本申請技術方案的限定,在不沖突的情況下,本申請實施例以及實施例中的技術特征可以相互組合。
在本實施例中,提供了一種超結MOS晶體管,請參考圖3,如圖3所示,所述晶體管包括:
外延層,所述外延層中交替設有多根P型立柱1和多根N型立柱2,其中,每相鄰兩根P型立柱1之間的區(qū)域為一根N型立柱2;
多個表面MOS結構,所述表面MOS結構包括:P阱區(qū)3、N阱區(qū)4、柵氧化層5和柵極6;
其中,每個所述表面MOS結構的敏感區(qū)域均與所述P型立柱1的中軸線錯位;每個所述表面MOS結構的敏感區(qū)域均與所述N型立柱2的中軸線錯位;其中,所述敏感區(qū)域包括:所述柵氧化層5與所述外延層交界的界面區(qū)域。
在具體實施過程中,所述外延層可以是N型外延層,也可以是P型外延層,在本實施例中不作限制。
下面,分別介紹所述超結MOS晶體管輻射加固的原理和所述超結MOS晶體管的結構。
首先,介紹所述超結MOS晶體管輻射加固的原理。
考慮到SJ-MOSFET器件自身存在一個內建橫向電場,可以用于疏導粒子產(chǎn)生的電子或空穴電流遠離器件敏感區(qū)域。具體如圖2所示,為現(xiàn)有SJ-MOSFET的電場分布圖,可以看出漂移區(qū)內PN結處,即P型立柱和N型立柱交界處,水平電場最強,越靠近N柱中心,水平電場越弱,N型立柱中心處水平電場為0。當電子空穴對產(chǎn)生在PN結附近時,空穴電流會沿著橫向電場迅速的流入P型立柱,隨后從P型立柱中心區(qū)域向表面流動,直至流出源極,這個過程不會引起單粒子效應的發(fā)生。而當電子空穴對產(chǎn)生在N型立柱中線附近時,空穴受到的橫向電場大大減弱,空穴電流將直接從N型立柱中心區(qū)域流至柵介質層下方,使器件發(fā)生單粒子效應。
同理,P型立柱的中心處水平電場也為0,電場強度最弱。
因此,SJ-MOSFET抑制器件發(fā)生單粒子效應的主要矛盾為,橫向電場最弱的區(qū)域反而對應表面的敏感區(qū),使其疏導作用降低,很難起到單粒子加固的目的。故本申請將器件表面暴露在N型區(qū)的柵氧區(qū)域以及表面P阱的邊界等器件的敏感區(qū)域與橫向電場最弱的N型立柱中線及P型立柱中線錯位,使得敏感區(qū)域不易聚集電子或空穴電流,能實現(xiàn)單粒子輻射加固的目的,進而提高器件在空間應用時的可靠性。
在本申請實施例中,所述敏感區(qū)域可以包括:所述柵氧化層5與所述外延層交界的界面區(qū)域和所述P阱區(qū)的邊界與所述外延層的表面交界的區(qū)域。
當所述外延層為N型外延層時,所述柵氧化層5與所述外延層交界的界面區(qū)域具體可以為:所述柵氧化層5與所述外延層的N型區(qū)交界的區(qū)域。當然,也可以設置所述柵極6覆蓋的Si/SiO2界面均為所述敏感區(qū)域。
舉例來講,所述敏感區(qū)域可以為圖3中菱形分布的區(qū)域。
接下來,介紹所述超結MOS晶體管的結構。
下面主要以N型外延層為例來介紹所述超結MOS晶體管的結構,P型外延層的實現(xiàn)方案與之類似,不再累述。
本申請?zhí)峁┑腟J-MOSFET的核心在于P型立柱與N型立柱的排列(交替)方式與表面MOS結構的排列方式不同,從而形成電場錯位,以增強內建電場的疏導作用。而SJ-MOSFET具體的結構可以有多種實現(xiàn)方案,只需滿足每個所述表面MOS結構的敏感區(qū)域均與所述P型立柱1和所述N型立柱2的中軸線錯位,下面提供三種實例,當然,本發(fā)明方案的結構不限于以下三種:
第一種,表面MOS結構均設置在P型立柱1和N型立柱2的交界處。
即如圖3所示,每個所述表面MOS結構301的柵氧化層5均位于所述P型立柱1和所述N型立柱2的交界處;其中,以一個P型立柱和一個N型立柱為一對立柱,任一對立柱內有奇數(shù)個所述表面MOS結構。
具體來講,如圖3所示,所述外延層位于N+型襯底上,所述外延層為N型外延層;
所述表面MOS結構包括:位于所述P型立柱1頂端的第一P+阱區(qū)、位于所述第一P+阱區(qū)頂端的第一N阱區(qū)、位于所述N型立柱2頂端的P阱區(qū)、位于所述P阱內的第二P+阱區(qū)、位于所述第二P+阱區(qū)頂端的第二N阱區(qū)、柵氧化層5、柵極6、金屬源極302和漏極303;
其中,所述柵氧化層5連接所述第一N阱區(qū)表面和所述第二N阱區(qū)表面;所述金屬源極302連接所述第一P+阱區(qū)表面、所述第二P+阱區(qū)表面、所述第一N阱區(qū)表面和所述第二N阱區(qū)表面;所述漏極303為所述N+型襯底。
結合圖4可見,通過設置間隔的表面MOS結構P阱與P型立柱對準,使電場形成了錯位。而未對應P型立柱的表面P阱內采用了深P+源極接觸,調整了表面處電場結構,使得N型立柱中間水平電場最弱區(qū)域與敏感區(qū)域錯位,使得黑點所標注敏感區(qū)域的電子和空穴在電場作用下疏導,從而實現(xiàn)最佳的單粒子加固作用。
第二種,部分表面MOS結構設置在N型立柱2的區(qū)域。
即所述多個表面MOS結構中,部分表面MOS結構的柵氧化層位于所述P型立柱和所述N型立柱的交界處。
如圖5所示,除了有與圖3類似的設置在P型立柱和N型立柱交界處的表面MOS結構501外,還在N型立柱的表面設置有僅位于N型立柱2區(qū)域的2個表面MOS結構502,并通過控制表面MOS結構的數(shù)量,實現(xiàn)與N型立柱2的中軸線錯位。
當然,在具體實施過程中,還可以增加N型立柱2區(qū)域的表面MOS結構數(shù)量,只需要保證與N型立柱2的中軸線錯位,在此不作限制。
當然,基于同一原理,也可以在P型立柱1區(qū)域內設置多個表面MOS結構,具體設置方案與在N型立柱2區(qū)域內設置表面MOS結構的方案類似,在此不再累述。
第三種,二維排布。
在具體實施過程中,還可以采用二維排布,以圖3為例,即不僅圖3所述剖面排列設置有表面MOS結構,沿正對圖3方向上也可以排列設置表面MOS結構,只需保證表面MOS結構的敏感區(qū)域與P型立柱1和N型立柱2的中軸線錯位,在本實施例中不作限制。
需要說明的是,由于對于超結MOS晶體管,主要工藝難點在于體內P型立柱與N型立柱的形成,而增大表面MOS結構密度及調整其結構并不顯著增大該器件的制造工藝難度。因此,本申請?zhí)峁┑某YMOS晶體管的電場導流技術的應用更為簡單,工藝成本也低。
具體來講,改變SJ-MOSFET的表面MOS結構的數(shù)量和/或分布,以使表面MOS結構的敏感區(qū)域均與所述P型立柱和所述N型立柱的中軸線錯位,通過調整超結結構體內電場分布,減少了指向表面敏感區(qū)域的電場數(shù)量,能有效增加器件的可靠性。
上述本申請實施例中的技術方案,至少具有如下的技術效果或優(yōu)點:
本申請實施例提供的超結MOS晶體管,改變SJ-MOSFET的表面MOS結構的數(shù)量和/或分布,以使表面MOS結構的敏感區(qū)域均與所述P型立柱和所述N型立柱的中軸線錯位,即使得外延層中橫向電場最弱的區(qū)域與表面MOS結構易發(fā)生SEB和/或SEGR的敏感區(qū)形成錯位,以實現(xiàn)單粒子輻射加固的目的,進而提高器件在空間應用時的可靠性。
顯然,本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣,倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內,則本發(fā)明也意圖包含這些改動和變型在內。