本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及RRAM的頂部電極上的金屬接合。

背景技術(shù)：

許多現(xiàn)代電子器件包含電子存儲(chǔ)器。電子存儲(chǔ)器可以是易失性存儲(chǔ)器或非易失性存儲(chǔ)器。非易失性存儲(chǔ)器掉電時(shí)保留其儲(chǔ)存的數(shù)據(jù)，而易失性存儲(chǔ)器在掉電時(shí)丟失其儲(chǔ)存的數(shù)據(jù)。電阻式隨機(jī)存取存儲(chǔ)器(RRAM)由于其簡(jiǎn)單的結(jié)構(gòu)和其與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯制造工藝的兼容性而成為下一代非易失性存儲(chǔ)器的一個(gè)有前途的候選者。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種集成電路(IC)，所述集成電路包括在上部金屬互連層和下部金屬互連層之間布置的一個(gè)或多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元包括：底部電極，所述底部電極耦合至所述下部金屬互連層；數(shù)據(jù)存儲(chǔ)層或介電層，所述數(shù)據(jù)存儲(chǔ)層或介電層設(shè)置在所述底部電極上方；覆蓋層，所述覆蓋層設(shè)置在所述數(shù)據(jù)存儲(chǔ)層或介電層上方；以及頂部電極，所述頂部電極設(shè)置在所述覆蓋層上方，其中，所述頂部電極的上表面與所述上部金屬互連層直接接觸，而沒有將所述頂部電極的所述上表面耦合至所述上部金屬互連層的通孔或接觸件。

本發(fā)明的實(shí)施例還提供了一種集成電路(IC)，包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲(chǔ)區(qū)域和邏輯區(qū)域；互連結(jié)構(gòu)，所述互連結(jié)構(gòu)設(shè)置在所述存儲(chǔ)區(qū)域和所述邏輯區(qū)域上方，所述互連結(jié)構(gòu)包括彼此堆疊設(shè)置的并且通過層間介電(ILD)材料彼此隔離的多個(gè)金屬互連層；以及多個(gè)存儲(chǔ)單元或金屬-絕緣體-金屬(MIM)電容器，所述多個(gè)存儲(chǔ)單元或金屬-絕緣體-金屬電容器布置在所述存儲(chǔ)區(qū)域上方并且布置在下部金屬互連層和鄰近所述下部金屬互連層的上部金屬互連層之間，存儲(chǔ)單元或金屬-絕緣體-金屬電容器包括：底部電極和頂部電極，所述底部電極耦合至所述下部金屬互連層的上部部分，所述頂部電極具有在所述頂部電極的側(cè)壁之間連續(xù)延伸的并且直接鄰接所述上部金屬互連層的底面的上部平坦表面。

本發(fā)明的實(shí)施例還提供了一種形成集成電路的方法，包括：接收半導(dǎo)體襯底，所述半導(dǎo)體襯底具有在所述半導(dǎo)體襯底的存儲(chǔ)區(qū)域和邏輯區(qū)域上方設(shè)置的互連結(jié)構(gòu)；在所述存儲(chǔ)區(qū)域上方的所述互連結(jié)構(gòu)上方形成底部電極和頂部電極，其中，所述底部電極耦合至所述互連結(jié)構(gòu)中的下部金屬層，并且其中，所述底部電極和所述頂部電極通過數(shù)據(jù)存儲(chǔ)層或介電層彼此分離；在所述頂部電極上方形成層間介電(ILD)層；在所述層間介電層中形成具有垂直或垂直的側(cè)壁的溝槽開口，并且所述溝槽開口暴露所述頂部電極的上表面；以及在所述溝槽開口中形成上部金屬層，并且所述上部金屬層與所述頂部電極直接接觸。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的實(shí)施例。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對(duì)各種部件沒有按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1示出了根據(jù)一些實(shí)施例的RRAM單元的截面圖。

圖2示出了根據(jù)其它實(shí)施例的RRAM單元的截面圖。

圖3A示出了包括布置在互連結(jié)構(gòu)中的RRAM單元的集成電路的一些實(shí)施例的截面圖。

圖3B示出了根據(jù)圖3A的包括RRAM單元的集成電路的一些實(shí)施例的頂視圖。

圖4示出了根據(jù)一些實(shí)施例的描述方法的流程圖。

圖5至圖16示出了作為一系列截面圖的一系列漸進(jìn)式制造步驟。

圖17示出了根據(jù)一些實(shí)施例的描述方法的流程圖。

圖18至圖34示出了作為一系列截面圖的一系列漸進(jìn)式制造步驟。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成附加的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，本文可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間相對(duì)術(shù)語，以便于描述如圖所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。

電阻式隨機(jī)存取存儲(chǔ)器(RRAM)單元包括上部和下部電極以及設(shè)置在上部和下部電極之間的可變電阻元件?？勺兊碾娮柙梢栽趯?duì)應(yīng)于不同的數(shù)據(jù)狀態(tài)的不同電阻之間切換，從而使得RRAM單元存儲(chǔ)數(shù)據(jù)的一個(gè)或多個(gè)比特位。在常規(guī)的RRAM單元中，上部電極通過接觸件或通孔耦合至上面的金屬層(例如，金屬1、金屬2、金屬3等)。盡管廣泛地采用該耦合接觸件或通孔的使用，但是RRAM單元加上其上方的接觸件或通孔的總高度相對(duì)于鄰近的金屬層之間(例如，金屬2層和金屬3層之間)的典型垂直間隔較大。為了使該高度與鄰近的金屬層之間的垂直間隔更加一致，本發(fā)明的一些實(shí)施例提供技術(shù)以將頂部電極直接耦合至上面的金屬線而其間沒有通孔或接觸件。

參考圖1，提供了根據(jù)一些實(shí)施例的RRAM單元100的截面圖。RRAM單元100設(shè)置在下部金屬層102和上部金屬層104之間，并且由諸如金屬間介電(IMD)層或?qū)娱g介電(ILD)層的介電材料106圍繞。在一些實(shí)施例中，上部金屬層104和下部金屬層102由鋁(Al)、銅(Cu)、鎢(W)或它們的組合制成，并且介電材料106是具有小于3.9的介電常數(shù)的低k或極低k(ELK)介電材料。

RRAM單元100包括通過可變電阻元件112彼此分離的底部電極108和頂部電極110。在一些實(shí)施例中，底部電極108和/或頂部電極110由鉑(Pt)、鋁銅(AlCu)、氮化鈦(TiN)、金(Au)、鈦(Ti)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)或銅(Cu)制成。在一些實(shí)施例中，底部電極108和頂部電極110可以由彼此相同的材料制成；而在其他實(shí)施例中，底部電極108和頂部電極110可以由彼此不同的材料制成。

可變電阻元件112可以包括堆疊在底部電極108和頂部電極110之間的電阻切換層114和覆蓋層116。在一些實(shí)施例中，例如，電阻切換層114由氧化鎳(NiO)、氧化鈦(TiO)、氧化鉿(HfO)、氧化鋯(ZrO)、氧化鋅(ZnO)、氧化鎢(WO₃)、氧化鋁(Al₂O₃)、氧化鉭(TaO)、氧化鉬(MoO)或氧化銅(CuO)制成。在一些實(shí)施例中，覆蓋層116可以由鉑(Pt)、鋁銅(AlCu)、氮化鈦(TiN)、金(Au)、鈦(Ti)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)或銅(Cu)制成，并且可以由與底部電極108和/或頂部電極110相同的材料或不同的材料制成。

蝕刻停止層118布置在下部金屬層102上方，并且底部電極108的基部向下延伸穿過蝕刻停止層118中的開口以接觸至下部金屬層102。具有以第一距離d₁分離的下部側(cè)壁的基部比底部電極的具有以第二距離d₂分離的上部側(cè)壁的上部窄。介電襯墊120共行地設(shè)置在頂部電極110的側(cè)壁上方、并且沿著覆蓋層116的側(cè)壁、沿著電阻切換層114的側(cè)壁以及沿著底部電極108的上部側(cè)壁設(shè)置。介電襯墊120還在蝕刻停止層118的上表面上方橫向延伸。在一些實(shí)施例中，介電襯墊120和蝕刻停止層118由碳化硅(SiC)、二氧化硅(SiO₂)、氮氧化硅(SiON)或氮化硅(Si₃N₄)制成，并且可以由彼此相同或不同的材料制成。

顯而易見地，RRAM單元100具有直接耦合至上部金屬層104的頂部電極110，而在該頂部電極與該上部金屬層之間沒有通孔或接觸件。頂部電極110具有在頂部電極110的側(cè)壁之間連續(xù)地延伸的并且直接鄰接上部金屬層104以及與介電襯墊120的上表面共平面的上部平坦表面。因此，在一些實(shí)施例中，頂部電極110可以具有矩形截面。與具有將頂部電極耦合至上面的金屬線的通孔或接觸件的常規(guī)的RRAM單元相比，RRAM單元100顯示出與其它鄰近金屬層之間的垂直間隔更加一致的減小的高度。在一些實(shí)施例中，這可以允許更合理的集成，其可以減少成本和/或提高器件可靠性。

在RRAM單元100的操作期間，電阻切換層114具有代表諸如數(shù)據(jù)的比特位(或數(shù)據(jù)的多個(gè)比特位)的數(shù)據(jù)單元的可變電阻，并且覆蓋層116被認(rèn)為是將與氧空位對(duì)應(yīng)的氧離子轉(zhuǎn)移至電阻切換層114中的導(dǎo)電絲(filament)和從電阻切換層114的導(dǎo)電絲轉(zhuǎn)移與氧空位對(duì)應(yīng)的氧離子，以改變電阻切換層114的電阻。離子是從電阻切換層114內(nèi)的導(dǎo)電絲脫離還是被填充進(jìn)電阻切換層114的導(dǎo)電絲取決于跨越底部電極108和頂部電極110施加的偏壓如何。例如，為了將第一數(shù)據(jù)狀態(tài)寫入至RRAM單元100(例如，為了“設(shè)置”邏輯“1”)，可以跨越底部電極108和頂部電極110施加第一偏壓以使氧離子從電阻切換層114中的導(dǎo)電絲脫離并且將那些離子移動(dòng)至覆蓋層116，從而將電阻切換層114置于低電阻狀態(tài)中。相反地，為了將第二數(shù)據(jù)狀態(tài)寫入至RRAM單元100(例如，“重置”邏輯“0”)，可以跨越底部電極108和頂部電極110施加第二、不同的偏壓以使氧離子從覆蓋層116填充回電阻切換層114中的導(dǎo)電絲中，從而將電阻切換層114置于高電阻狀態(tài)中。而且，通過跨越底部電極108和頂部電極110的第三偏壓條件(不同于第一和第二偏壓條件)的應(yīng)用，可以測(cè)量電阻切換層114的電阻以確定RRAM單元100中儲(chǔ)存的電阻(即，數(shù)據(jù)狀態(tài))。

圖2示出了根據(jù)其他實(shí)施例的RRAM單元100B的另一實(shí)施例。類似于圖1的實(shí)施例，RRAM單元100B包括具有與上部金屬層104直接接觸的上表面的頂部電極110。還類似于圖1的實(shí)施例，圖2的頂部電極110具有在頂部電極的側(cè)壁之間連續(xù)延伸的且直接鄰接上部金屬層104的上部平坦表面。RRAM單元100B還具有鄰接頂部電極110和覆蓋層116的外側(cè)壁的RRAM側(cè)壁間隔件122a、122b。RRAM側(cè)壁間隔件122a、122b位于在電阻切換層114的上表面的外部邊緣上，并且例如，可以由諸如氮化硅(Si₃N₄)、多層氧化物-氮化物-氧化物膜或未摻雜的硅酸鹽玻璃(USG)制成。RRAM側(cè)壁間隔件122a、122b可以具有錐形的或圓形的上表面，并且介電襯底120共形地設(shè)置在結(jié)構(gòu)上方以遵循RRAM側(cè)壁間隔件122a、122b的外部側(cè)壁并且沿著電阻切換層114和底部電極108的外部側(cè)壁向下延伸。然而，圖1的底部電極108的上部部分和頂部電極110具有相等的寬度d₂；圖2的底部電極108具有比頂部電極110的寬度d₃大的寬度d₂'。

圖3A示出了集成電路300的一些實(shí)施例的截面圖，該集成電路包括設(shè)置在集成電路300的互連結(jié)構(gòu)304中的RRAM單元302a、302b。集成電路300包括襯底306，例如，該襯底可以是塊狀襯底(例如，塊狀硅襯底)或絕緣體上硅(SOI)襯底，并且示出有一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域308。

兩個(gè)字線晶體管310、312設(shè)置在STI區(qū)域308之間。字線晶體管310、312分別包括：字線柵電極314、316；分別包括字線柵極電介質(zhì)318、320；字線側(cè)壁間隔件322；以及源極/漏極區(qū)域324。源極/漏極區(qū)域324設(shè)置在襯底306內(nèi)的字線柵電極314、316與STI區(qū)域308之間，并且被摻雜以具有第一導(dǎo)電類型，該第一導(dǎo)電類型與分別位于柵極電介質(zhì)318、320下面的溝道區(qū)域的第二導(dǎo)電類型相反。例如，字線柵電極314、316可以是摻雜的多晶硅或諸如鋁、銅或它們的組合的金屬。例如，字線柵極電介質(zhì)318、320可以是諸如二氧化硅的氧化物或高k介電材料。例如，字線側(cè)壁間隔件322可以由氮化硅(Si₃N₄)制成。

互連結(jié)構(gòu)304布置在襯底306上方并且將器件(例如，晶體管310、312)彼此耦合?；ミB結(jié)構(gòu)304包括以及以交替的方式彼此堆疊的多個(gè)IMD層326、328、330和多個(gè)金屬化層332、334、336。IMD層326、328、330可以由諸如二氧化硅的氧化物、或低k電介質(zhì)或極低k電介質(zhì)制成。金屬化層332、334、336包括形成在溝槽內(nèi)且可以由諸如銅、鋁或它們的組合的金屬制成的金屬線338、340、341、342。接觸件344從底部金屬化層332延伸至源極/漏極區(qū)324和/或柵電極314、316，并且通孔346在金屬化層332、334之間延伸。接觸件344和通孔346延伸穿過可以由介電材料制成的并且可以在制造期間用作蝕刻停止層的介電保護(hù)層350、352。例如，介電保護(hù)層350、352可以由諸如SiC的極低k介電材料制成。例如，接觸件344和通孔346可以由諸如銅、鋁、鎢或它們的組合的金屬制成。

配置為存儲(chǔ)各自數(shù)據(jù)狀態(tài)的RRAM單元302a、302b在互連結(jié)構(gòu)304內(nèi)布置在相鄰金屬層之間。RRAM單元302a、302b的每個(gè)都包括由導(dǎo)電材料制成的底部電極354和頂部電極356。在其底部電極354和頂部電極356之間，RRAM單元302a、302b的每個(gè)都包括可變電阻元件358，并且沿著RRAM單元的側(cè)壁并且在介電保護(hù)層352上方設(shè)置共形介電層360。金屬線341、342的每個(gè)都具有與頂部電極356的頂面共平面的并且與頂部電極356的頂面直接電接觸(例如，歐姆耦合)的最下部表面。RRAM單元302a內(nèi)的這些結(jié)構(gòu)可以對(duì)應(yīng)于先前關(guān)于圖1或圖2所描述的那些，并且其中，頂部電極356與上部金屬層341、342直接接觸。

盡管圖3A示出了在第二和第三金屬層334、336之間布置的RRAM單元302a、302b，應(yīng)該理解，可以在互連結(jié)構(gòu)304中的任何相鄰的金屬層之間布置RRAM單元。而且，盡管圖3為說明的目的僅示出了三個(gè)金屬層，但是在互連結(jié)構(gòu)304中可以包括任何數(shù)量的金屬線。此外，RRAM單元無需布置在如圖所示的兩個(gè)最上部金屬化層之間，但是在RRAM單元上方可以包括附加的介電保護(hù)層和金屬化層。而且，盡管在RRAM存儲(chǔ)單元的背景下描述本發(fā)明，但是應(yīng)該理解這些概念也可以應(yīng)用于其它類型的存儲(chǔ)單元，例如，諸如在鄰近的金屬化層之間設(shè)置的鐵磁式RAM(FeRAM)或相變RAM(PCRAM)，并且還可以應(yīng)用于金屬-絕緣體-金屬(MIM)電容器。相應(yīng)地，在這些可選實(shí)施例中，電阻切換層(例如，圖1中的112或圖3中的358)可以在存儲(chǔ)器件或MIM電容器的背景下更普遍地稱為數(shù)據(jù)存儲(chǔ)層或介電層。

圖3B描述了如在圖3A至圖3B所示的剖面線(cut-away line)中指出的圖3A的集成電路300的頂視圖的一些實(shí)施例。可以看出，在一些實(shí)施例中，當(dāng)從上面看時(shí)，RRAM單元302a、302b可以具有方形或矩形形狀。但是，在其他實(shí)施例中，例如由于許多蝕刻工藝的使用，示出的方形形狀的角部可以被圓化，導(dǎo)致當(dāng)從上面看時(shí)，RRAM單元302a、302b具有帶有圓形角部的方形或矩形形狀或具有圓形或橢圓形形狀。MRAM單元302a、302b分別布置在金屬線341、342下面，并且具有分別與金屬線341、342直接電連接的頂部電極356，而其間沒有通孔或接觸件。

圖4提供了根據(jù)一些實(shí)施例的用于制造RRAM單元的方法400的一些實(shí)施例的流程圖。盡管在本文中示出和/或描述的公開的方法400和其他方法可以示出和/或描述為一系列步驟或事件，但應(yīng)該理解這些步驟或事件的示出順序并沒有限制含義。例如，一些步驟可以以不同順序發(fā)生和/或與除了本文所示和/或所述步驟或事件之外的其他步驟或事件同時(shí)發(fā)生。此外，可以不要求所有示出的步驟都用于實(shí)施本文中描述的一個(gè)或多個(gè)方面或?qū)嵤├⑶铱梢栽谝粋€(gè)或多個(gè)單獨(dú)的步驟和/或階段中進(jìn)行本文中示出的一個(gè)或多個(gè)步驟。

在步驟401中，提供了包括RRAM頂部電極和底部電極的襯底。

為了形成這些RRAM頂部電極和底部電極，在步驟402中接收襯底。在襯底上方設(shè)置包括彼此堆疊的多個(gè)金屬層和介電層的互連結(jié)構(gòu)。

在步驟404中，在互連結(jié)構(gòu)的金屬層的上表面上方并且在互連結(jié)構(gòu)的介電層的上表面上方形成蝕刻停止層。在蝕刻停止層上方形成第一掩模。

在步驟406中，對(duì)在適當(dāng)位置的第一掩模實(shí)施第一蝕刻以在蝕刻停止層中形成開口。

在步驟408中，形成底部電極層以延伸穿過蝕刻停止層中的開口并且與金屬層接觸。在底部電極層上方形成電阻切換層，在電阻切換層上方形成覆蓋層，并且在覆蓋層上方形成頂部電極層。然后，在頂部電極層上方形成并且圖案化第二掩模。

在步驟410中，對(duì)在合適位置的第二掩模實(shí)施第二蝕刻以圖案化頂部電極和底部電極。

在步驟412中，在圖案化的頂部電極的上表面和側(cè)壁上方形成共形的介電襯墊。共形的介電襯墊沿著覆蓋層、電阻切換層和底部電極的側(cè)壁向下延伸。

在步驟414中，在共形的介電襯墊上方形成底部抗反射涂(BARC)層和/或光刻膠層。

在步驟416中，實(shí)施第三蝕刻以回蝕刻BARC層和/或光刻膠層。第三蝕刻去除共形介電襯墊的一部分以暴露圖案化的頂部電極的上表面而留下共形的介電襯墊的剩余部分、合適位置中的BARC和光刻膠層以覆蓋頂部電極的側(cè)壁和底部電極的側(cè)壁。

在步驟418中，例如通過灰化去除BARC和光刻膠層的剩余部分，從而暴露共形的介電襯墊的上表面和側(cè)壁表面。

在步驟420中，在圖案化的頂部電極的暴露的上表面上方并且在共形的介電襯墊的上表面和側(cè)壁上方形成層間介電(ILD)層。

在步驟422中，在ILD層中形成通孔開口和溝槽開口。

在步驟424中，通孔開口和溝槽開口填充有金屬以形成導(dǎo)電金屬線和導(dǎo)電通孔，其中，金屬線與圖案化的頂部電極直接接觸。

參考圖5至圖16，提供了共同地示出與圖4的一些實(shí)例一致的示例性制造流程的一系列截面圖。盡管描述圖5至圖16與方法400有關(guān)，但是應(yīng)該理解，圖5至圖16公開的結(jié)構(gòu)不限于該方法，而可以作為獨(dú)立于方法的結(jié)構(gòu)單獨(dú)存在。同樣地，盡管描述方法與圖5至圖16有關(guān)，但是應(yīng)該理解，方法不限于圖5至圖16中公開的結(jié)構(gòu)，而可以獨(dú)立于圖5至圖16中公開的結(jié)構(gòu)單獨(dú)存在。

圖5示出了對(duì)應(yīng)于圖4的步驟402的一些實(shí)施例的截面圖。

圖5示出了顯示在襯底306上方設(shè)置的互連結(jié)構(gòu)304的一些實(shí)施例的截面圖。襯底的示出部分包括存儲(chǔ)區(qū)域502和圍繞存儲(chǔ)區(qū)域502的邏輯區(qū)域504?；ミB結(jié)構(gòu)304包括IMD層328和水平延伸穿過IMD層328的一個(gè)或多個(gè)金屬線340。其它IMD層和金屬線還可以包括在互連結(jié)構(gòu)304中，但是為了清楚，在此省略。IMD層328可以是諸如二氧化硅的氧化物或低k介電材料或極低k介電材料。金屬線340可以由諸如鋁、銅或它們的組合的金屬制成。在一些實(shí)施例中，襯底306可以是塊狀硅襯底或絕緣體上半導(dǎo)體(SOI)襯底(例如，絕緣體上硅襯底)。例如，襯底306也可以是二元半導(dǎo)體襯底(如，GaAs)、三元半導(dǎo)體襯底(如，AlGaAs)或更高階數(shù)的半導(dǎo)體襯底。例如，在許多示例中，在方法400期間，襯底306表現(xiàn)為半導(dǎo)體晶圓，并且具有以下大小的直徑：1英寸(25mm)；2英寸(51mm)；3英寸(76mm)；4英寸(100mm)；5英寸(130mm)或125mm(4.9英寸)；150mm(5.9英寸，通常稱為“6英寸”)；200mm(7.9英寸，通常稱為“8英寸”)；300mm(11.8英寸，通常稱為“12英寸”)；或450mm(17.7英寸，通常稱為“18英寸”)。在完成處理之后，例如在RRAM單元上方形成上部金屬層之后，這樣的晶圓可以選擇地堆疊有其他晶圓或管芯，并且然后被分割為對(duì)應(yīng)于單獨(dú)IC的單獨(dú)的管芯。

圖6示出了對(duì)應(yīng)于圖4的步驟404的一些實(shí)施例的截面圖。

在圖6中，在IMD層328上方和金屬線340上方形成介電保護(hù)層352。介電保護(hù)層352由諸如氧化物或ELK電介質(zhì)的介電材料制成，并且用作蝕刻停止層。在一些實(shí)施例中，介電保護(hù)層352包括具有約200埃的厚度的SiC。然后，在介電保護(hù)層352上方圖案化諸如硬掩模的掩模600、抗反射圖(ARC)層和/或光刻膠層。例如，可以通過將光刻膠的層旋涂至晶圓上、利用將光照射穿過光掩模來選擇性地將光刻膠層的一部分暴露于光、以及顯影暴露的光刻膠來形成掩模600。

圖7示出了對(duì)應(yīng)于圖4的步驟406的一些實(shí)施例的截面圖。

在圖7中，對(duì)在適合位置的掩模600實(shí)施第一蝕刻700以選擇性地去除介電保護(hù)層352的一部分。在圖7的實(shí)施例中，第一蝕刻700是諸如干蝕刻或等離子體蝕刻的各向異性蝕刻，其在介電保護(hù)層352中形成具有垂直側(cè)壁的開口702。在其他實(shí)施例中，可以使用諸如濕蝕刻的各向同性蝕刻并且開口702可以具有非垂直的有角度的或錐形側(cè)壁。

圖8示出了對(duì)應(yīng)于圖4的步驟408的一些實(shí)施例的截面圖。

在圖8中，底部電極層354形成在介電保護(hù)層352上方并且向下延伸穿過介電保護(hù)層352中的開口以與金屬線340電接觸。然后，在底部電極層354的上表面上方形成電阻切換層362，并且然后，在電阻切換層362的上表面上方形成覆蓋層364。頂部電極層356形成在覆蓋層364上方。此外，例如，頂部電極層356的厚度可以約為10nm至100nm。在頂部電極層356的上表面上方設(shè)置第二掩模802。在一些實(shí)施例中，第二掩模802是光刻膠掩模，但是還可以是諸如氮化物標(biāo)記(mark)的硬掩模。

圖9示出了對(duì)應(yīng)于圖4的步驟410的一些實(shí)施例的截面圖。

在圖9中，對(duì)在合適位置的第二掩模802實(shí)施第二蝕刻902以選擇性地去除頂部電極356、覆蓋層364、電阻切換層362和底部電極354的一部分直到暴露介電保護(hù)層352的上表面。在一些實(shí)施例中，第二蝕刻902是諸如單向蝕刻或垂直蝕刻的各向異性蝕刻。

圖10示出了對(duì)應(yīng)于圖4的步驟412的一些實(shí)施例的截面圖。

在圖10中，在該結(jié)構(gòu)上方形成共形的介電層1002，以加襯于第二掩模802的上表面和側(cè)壁、頂部電極356的側(cè)壁、覆蓋層364的側(cè)壁、電阻切換層362的側(cè)壁以及底部電極354的上部側(cè)壁。例如，共形的介電層1002可以由氮化硅、碳化硅或上述材料的一種或多種的組合形成。例如，共形的介電層1002可以形成為具有大約500埃的厚度。

圖11示出了對(duì)應(yīng)于圖4的步驟414的一些實(shí)施例的截面圖。

在圖11中，在結(jié)構(gòu)上方形成保護(hù)層1100。在一些實(shí)施例中，保護(hù)層1100是BARC層和/或光刻膠層。

圖12示出了對(duì)應(yīng)于圖4的步驟416的一些實(shí)施例的截面圖。

在圖12中，回蝕刻保護(hù)層1100從而去除第二掩模層802并且去除共形的介電襯墊1002的一部分，從而暴露頂部電極356的上表面。保護(hù)層1100'的剩余部分留在適合的位置以覆蓋共形的介電層1002的側(cè)壁并且在共形的介電層1002的上表面上方橫向延伸。

圖13示出了對(duì)應(yīng)于圖4的步驟418的一些實(shí)施例的截面圖。

在圖13中，去除了保護(hù)層1100'的剩余部分。例如，可以通過執(zhí)行諸如等離子體灰化工藝的灰化工藝1300來完成該去除。

圖14示出了對(duì)應(yīng)于圖4的步驟420的一些實(shí)施例的截面圖。

在圖14中，在結(jié)構(gòu)上方形成諸如極低k介電層的IMD層1400。

圖15示出了對(duì)應(yīng)于圖4的步驟422的一些實(shí)施例的截面圖。

在圖15中，執(zhí)行光刻以圖案化一個(gè)或多個(gè)掩模(未示出)并且執(zhí)行一種或多種對(duì)應(yīng)的蝕刻以形成溝槽開口1500和通孔開口1502。在一些實(shí)施例中，這些開口可以是雙鑲嵌開口。在圖15中，通孔開口1502形成在邏輯區(qū)域中并且向下延伸至下部金屬化線340的上表面。

圖16示出了對(duì)應(yīng)于圖4的步驟424的一些實(shí)施例的截面圖。

在圖16中，在溝槽開口1500和通孔開口1502中填充上部金屬層341、342、1600。因此，上部金屬層341、342可以與頂部電極356的上表面直接接觸而沒有將頂部電極連接至上部金屬層的通孔。例如，上部金屬層341、342、1600的形成可以包括在通孔開口和溝槽開口中上沉積阻擋層、在通孔開口和溝槽開口中的阻擋層上方形成Cu晶種層、以及然后使用晶種層電鍍銅以填充通孔開口和溝槽開口。因此，在一些實(shí)施例中，可以同時(shí)填充通孔開口和溝槽開口。在形成上部金屬層之后，可以使用化學(xué)機(jī)械平坦化(CMP)以平坦化上部金屬層和IMD層1400的上表面。

圖17提供了根據(jù)一些實(shí)施例的用于制造RRAM單元的方法1700的一些其它實(shí)施例的流程圖。

在步驟1701中，提供了包括RRAM頂部電極和底部電極的襯底。在步驟1702中，為了形成這些結(jié)構(gòu)，接收襯底。襯底包括互連結(jié)構(gòu)，互連結(jié)構(gòu)包括在襯底上方彼此堆疊的多個(gè)金屬層和介電層。

在步驟1704中，在互連結(jié)構(gòu)的金屬層的上表面上方并且在互連結(jié)構(gòu)的介電層的上表面上方形成蝕刻停止層。在蝕刻停止層上方形成第一掩模。

在步驟1706中，對(duì)在適當(dāng)位置的第一掩模實(shí)施第一蝕刻以圖案化蝕刻停止層。

在步驟1708中，在蝕刻停止層上方形成底部電極層，并且在底部電極層上方形成電阻切換層。在電阻切換層上方形成覆蓋層，并且在覆蓋層上方形成頂部電極層。在頂部電極層上方形成并且圖案化第二掩模。

在步驟1710中，對(duì)在合適位置的第二掩模實(shí)施第二蝕刻以圖案化頂部電極和覆蓋層。

在步驟1712中，在圖案化的頂部電極的上表面和側(cè)壁上方形成共形的介電間隔件層。共形的介電間隔件沿著覆蓋層的側(cè)壁向下延伸，并且還可以在電阻切換層的上表面上方橫向延伸。

在步驟1714中，回蝕刻共形的介電間隔件層以形成RRAM側(cè)壁間隔件，其繞圖案化的頂部電極和覆蓋層的側(cè)壁設(shè)置。

在步驟1716中，在頂部電極上方形成第三掩模，并且對(duì)在適合位置的第三掩模實(shí)施第三蝕刻以去除電阻切換層和底部電極的暴露部分。

在步驟1718中，在結(jié)構(gòu)上方形成共形的介電層。共形的介電層在圖案化的頂部電極的上表面和側(cè)壁上方、覆蓋層的側(cè)壁上方、電阻切換層的側(cè)壁上方以及底部電極的側(cè)壁上方延伸。

在步驟1720中，在結(jié)構(gòu)上方形成BARC和/或光刻膠涂層，并且然后，回蝕刻BARC和/或光刻膠以去除頂部電極上方的共形的介電層，從而暴露頂部電極的上表面。BARC和/或光刻膠涂層的剩余部分仍然覆蓋共形的介電層的側(cè)壁。

在步驟1722中，去除BARC和/或光刻膠層的剩余部分，從而暴露共形的介電襯墊的側(cè)壁。

在步驟1724中，在圖案化的頂部電極的暴露的上表面上方和共形的介電襯墊上方形成ILD層。在一些實(shí)施例中，ILD層由ELK介電材料制成。

在步驟1726中，在ILD層中形成通孔開口和溝槽開口。

在步驟1728中，通孔開口和溝槽開口填充有金屬以形成導(dǎo)電金屬線和導(dǎo)電通孔，其中，金屬線與圖案化的頂部電極直接接觸。

參考圖18至圖34，提供了共同地示出與圖17的一些實(shí)例一致的示例性制造流程的一系列截面圖。

圖18示出了對(duì)應(yīng)于圖17的步驟1702的一些實(shí)施例的截面圖。

圖18示出了示出在襯底306上方設(shè)置的互連結(jié)構(gòu)304的一些實(shí)施例的截面圖。圖5示出了示出在襯底306上方設(shè)置的互連結(jié)構(gòu)304的一些實(shí)施例的截面圖，并且可以與先前關(guān)于圖5所描述的相同。襯底的示出部分包括存儲(chǔ)區(qū)域502和圍繞存儲(chǔ)區(qū)域502的邏輯區(qū)域504。互連結(jié)構(gòu)304包括IMD層328和水平延伸穿過IMD層328的一個(gè)或多個(gè)金屬線340。

圖19示出了對(duì)應(yīng)于圖17的步驟1704的一些實(shí)施例的截面圖。

在圖19中，在IMD層328上方和金屬線338上方形成介電保護(hù)層352。介電保護(hù)層352由諸如氧化物或ELK電介質(zhì)的介電材料制成，并且用作蝕刻停止層。在一些實(shí)施例中，介電保護(hù)層352包括具有約200埃的厚度的SiC。然后，在介電保護(hù)層352上方圖案化諸如硬掩模的掩模1900、抗反射涂(ARC)層和/或光刻膠層。

圖20示出了對(duì)應(yīng)于圖17的步驟1706的一些實(shí)施例的截面圖。

在圖20中，對(duì)在適合位置的掩模1900執(zhí)行第一蝕刻2000以選擇性地去除介電保護(hù)層352的一部分。在圖20的實(shí)施例中，第一蝕刻是諸如濕蝕刻的各向同性蝕刻，其在介電保護(hù)層352中形成具有圓形或錐形側(cè)壁的開口2002。在其它實(shí)施例中，可以使用諸如干蝕刻或等離子體蝕刻的各向異性蝕刻并且可以形成具有垂直側(cè)壁的開口。

圖21示出了對(duì)應(yīng)于圖17的步驟1708的一些實(shí)施例的截面圖。

在圖21中，底部電極層354形成在介電保護(hù)層352上方并且向下延伸穿過介電保護(hù)層352中的開口以與金屬線340電接觸。然后，在底部電極層354的上表面上方形成電阻切換層362，并且然后，在電阻切換層362的上表面上方形成覆蓋層364。頂部電極層356形成在覆蓋層364上方。此外，例如，頂部電極層356的厚度可以約為10nm至100nm。在頂部電極層356的上表面上方設(shè)置第二掩模2100。在一些實(shí)施例中，第二掩模2100是光刻膠掩模，但是還可以是諸如氮化物標(biāo)記的硬掩模。

圖22示出了對(duì)應(yīng)于圖17的步驟1710的一些實(shí)施例的截面圖。

在圖22中，對(duì)在合適位置的第二掩模2100執(zhí)行第二蝕刻2200以選擇性地去除頂部電極356和覆蓋層364的一部分直到暴露電阻切換層的上表面。在一些實(shí)施例中，第二蝕刻是諸如單向蝕刻或垂直蝕刻的各向異性蝕刻。在第二蝕刻2200之后，可以選擇性地去除第二掩模2100。

圖23示出了對(duì)應(yīng)于圖17的步驟1712的一些實(shí)施例的截面圖。

在圖23中，在該結(jié)構(gòu)上方形成共形的介電間隔件層2300，以加襯于頂部電極356的上表面和側(cè)壁、并且沿著覆蓋層364的側(cè)壁加襯、以及在電阻切換層362的上表面上方延伸。例如，共形的介電間隔件層2300可以由氮化硅、碳化硅或上述材料的一種或多種的組合形成。甚至更具體地，例如，共形的介電間隔件層可以形成為具有大約500埃的厚度。

圖24示出了對(duì)應(yīng)于圖17的步驟1714的一些實(shí)施例的截面圖。

在圖24中，使用回蝕刻工藝2400以回蝕刻共形的介電間隔件層2300以形成RRAM側(cè)壁間隔件122。

圖25示出了對(duì)應(yīng)于圖17的步驟1716的一些實(shí)施例的截面圖。

在圖25中，在頂部電極356上方形成第三掩模2500。例如，第三掩?？梢允怯惭谀；蚬庋谀?。例如，可以通過將光刻膠的層旋涂至晶圓上、利用將光照射穿過光掩模來選擇性地將光刻膠層的一部分暴露于光、以及顯影暴露的光刻膠來形成第三掩模2500。

圖26示出了對(duì)應(yīng)于圖17的步驟1716的一些實(shí)施例的截面圖。

在圖26中，對(duì)在適合位置的第三掩模2500執(zhí)行第三蝕刻2600以去除電阻切換層362和底部電極354的暴露部分。在圖27中，例如，通過等離子體蝕刻工藝去除第三掩模2500。

圖28示出了對(duì)應(yīng)于圖17的步驟1718的一些實(shí)施例的截面圖。

在圖28中，在結(jié)構(gòu)上方形成共形的介電層2800。例如，共形的介電層2800可以由氮化硅、碳化硅或上述材料的一種或多種的組合形成。例如，共形的介電層2800可以形成為具有大約500埃的厚度。

圖29示出了對(duì)應(yīng)于圖17的步驟1720的一些實(shí)施例的截面圖。

在圖29中，在結(jié)構(gòu)上方形成BARC層2900和/或光刻膠涂層。

圖30示出了對(duì)應(yīng)于圖17的步驟1720的一些實(shí)施例的截面圖。

在圖30中，回蝕刻BARC層2900和/或光刻膠涂層。該回蝕刻從頂部電極356的上表面上方去除共形的介電層2800的一部分，并且留下共形的介電層2800的沿著RRAM側(cè)壁間隔件122的側(cè)壁、沿著底部電極354的側(cè)壁的剩余部分。在圖30中，使用另一掩模和蝕刻(未示出)以從邏輯區(qū)域504上方去除共形的介電層2800。

圖31示出了對(duì)應(yīng)于圖17的步驟1722的一些實(shí)施例的截面圖。

在圖31中，執(zhí)行原位灰化工藝3100以去除共形的介電層2800的剩余部分。

圖32示出了對(duì)應(yīng)于圖17的步驟1724的一些實(shí)施例的截面圖。

在圖32中，在結(jié)構(gòu)上方形成諸如極低k介電層的IMD層3200。

圖33示出了對(duì)應(yīng)于圖17的步驟1726的一些實(shí)施例的截面圖。

在圖33中，執(zhí)行光刻以圖案化一個(gè)或多個(gè)掩模(未示出)，并且執(zhí)行一種或多種對(duì)應(yīng)的蝕刻以形成溝槽開口3300和通孔開口3302。在一些實(shí)施例中，這些開口可以是雙鑲嵌開口。在圖33中，通孔開口3302形成在邏輯區(qū)域中并且向下延伸至下部金屬化線340的上表面。

圖34示出了對(duì)應(yīng)于圖17的步驟1728的一些實(shí)施例的截面圖。

在圖34中，在溝槽開口3300和通孔開口3302中填充上部金屬層341、342、3400。因此，上部金屬層341、342可以與頂部電極356的上表面直接接觸而沒有將頂部電極連接至上部金屬層的通孔。例如，上部金屬層341、342、3400的形成可以包括在通孔開口和溝槽開口中上沉積阻擋層、在通孔開口和溝槽開口中的阻擋層上方形成Cu晶種層、以及然后使用晶種層電鍍銅以填充通孔開口和溝槽開口。在形成上部金屬層之后，可以使用化學(xué)機(jī)械平坦化(CMP)以平坦化上部金屬層和IMD層3200的上表面。

應(yīng)該理解，在該書面描述中以及下面的權(quán)利要求中，為了易于描述而使用的術(shù)語“第一”、“第二”、“第三”等僅僅是通用標(biāo)識(shí)符以在附圖或一系列附圖的不同元件之間進(jìn)行區(qū)別。這些術(shù)語本身不為這些元件暗示任何時(shí)間順序或結(jié)構(gòu)相近性，并且不旨在描述在不同示出的實(shí)施例和/或未示出的實(shí)施例中的對(duì)應(yīng)的元件。例如，結(jié)合第一附圖描述的“第一介電層”可以不必對(duì)應(yīng)于結(jié)合另一附圖描述的“第一介電層”，并且可以不必對(duì)應(yīng)于在未示出的實(shí)施例中的“第一介電層”。

一些實(shí)施例涉及一種集成電路，該集成電路包括在上部金屬互連層和下部金屬互連層之間布置的一個(gè)或多個(gè)存儲(chǔ)單元。存儲(chǔ)單元包括耦合至下部金屬互連層的底部電極、底部電極上方設(shè)置的數(shù)據(jù)存儲(chǔ)層以及電阻切換層上方設(shè)置的覆蓋層。在覆蓋層上方設(shè)置頂部電極。頂部電極的上表面與上部金屬互連層直接接觸而沒有將頂部電極的上表面耦合至上部金屬互連層的通孔或接觸件。

其他實(shí)施例涉及一種集成電路(IC)。IC包括半導(dǎo)體襯底，該半導(dǎo)體襯底包括存儲(chǔ)區(qū)域和邏輯區(qū)域。在存儲(chǔ)區(qū)域和邏輯區(qū)域上方設(shè)置互連結(jié)構(gòu)?；ミB結(jié)構(gòu)包括彼此堆疊設(shè)置的多個(gè)金屬互連層并且通過層間介電(ILD)材料彼此隔離。多個(gè)存儲(chǔ)單元或MIM電容器布置在存儲(chǔ)單元上方并且布置在下部金屬互連層和鄰近下部金屬互連層的上部金屬互連層之間。存儲(chǔ)單元或MIM電容器包括耦合至下部金屬互連層的上部部分的底部電極。存儲(chǔ)單元或MIM電容器還包括頂部電極，該頂部電極具有在頂部電極的側(cè)壁之間連續(xù)延伸的并且直接鄰接上部金屬互連層的底面的上部平坦表面。

又一其它實(shí)施例涉及一種方法。在該方法中，接收的半導(dǎo)體襯底具有在襯底上方設(shè)置的互連結(jié)構(gòu)。在存儲(chǔ)區(qū)域上方的互連結(jié)構(gòu)上方形成底部電極和頂部電極。底部電極耦合至互連結(jié)構(gòu)中的底部金屬層。底部電極和頂部電極通過數(shù)據(jù)存儲(chǔ)層或介電層彼此分離。在頂部電極上方形成層間介電(ILD)層。在ILD層中形成具有垂直的或基本垂直的側(cè)壁的溝槽開口。溝槽開口暴露頂部電極的上表面。在溝槽開口中形成上部金屬層。上部金屬層與頂部電極直接接觸。

本發(fā)明的實(shí)施例提供了一種集成電路(IC)，所述集成電路包括在上部金屬互連層和下部金屬互連層之間布置的一個(gè)或多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元包括：底部電極，所述底部電極耦合至所述下部金屬互連層；數(shù)據(jù)存儲(chǔ)層或介電層，所述數(shù)據(jù)存儲(chǔ)層或介電層設(shè)置在所述底部電極上方；覆蓋層，所述覆蓋層設(shè)置在所述數(shù)據(jù)存儲(chǔ)層或介電層上方；以及頂部電極，所述頂部電極設(shè)置在所述覆蓋層上方，其中，所述頂部電極的上表面與所述上部金屬互連層直接接觸，而沒有將所述頂部電極的所述上表面耦合至所述上部金屬互連層的通孔或接觸件。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述頂部電極具有在所述頂部電極的側(cè)壁之間連續(xù)延伸的并且直接鄰接所述上部金屬互連層的上部平坦表面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述底部電極具有與所述頂部電極的所述側(cè)壁對(duì)準(zhǔn)的側(cè)壁，并且其中，所述數(shù)據(jù)存儲(chǔ)層或介電層的側(cè)壁和所述覆蓋層的側(cè)壁也與所述頂部電極的所述側(cè)壁對(duì)準(zhǔn)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述存儲(chǔ)單元還包括：共形的介電層，所述共形的介電層沿著所述頂部電極的所述側(cè)壁延伸、并且沿著所述覆蓋層的側(cè)壁、沿著所述數(shù)據(jù)存儲(chǔ)層或介電層的側(cè)壁以及沿著所述底部電極的上部側(cè)壁向下延伸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述底部電極具有底部電極寬度，并且所述頂部電極具有比所述底部電極寬度小的頂部電極寬度。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述存儲(chǔ)單元還包括：沿著頂部電極的側(cè)壁并且沿著所述覆蓋層的側(cè)壁布置的側(cè)壁間隔件，并且所述側(cè)壁間隔件具有位于所述數(shù)據(jù)存儲(chǔ)層或介電層的上表面上的底面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，集成電路還包括：沿著所述側(cè)壁間隔件的外部側(cè)壁的共形的電介質(zhì)，并且所述共形的電介質(zhì)沿著所述數(shù)據(jù)存儲(chǔ)層或介電層以及底部電極的外部側(cè)壁向下延伸。

本發(fā)明的實(shí)施例還提供了一種集成電路(IC)，包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲(chǔ)區(qū)域和邏輯區(qū)域；互連結(jié)構(gòu)，所述互連結(jié)構(gòu)設(shè)置在所述存儲(chǔ)區(qū)域和所述邏輯區(qū)域上方，所述互連結(jié)構(gòu)包括彼此堆疊設(shè)置的并且通過層間介電(ILD)材料彼此隔離的多個(gè)金屬互連層；以及多個(gè)存儲(chǔ)單元或金屬-絕緣體-金屬(MIM)電容器，所述多個(gè)存儲(chǔ)單元或金屬-絕緣體-金屬電容器布置在所述存儲(chǔ)區(qū)域上方并且布置在下部金屬互連層和鄰近所述下部金屬互連層的上部金屬互連層之間，存儲(chǔ)單元或金屬-絕緣體-金屬電容器包括：底部電極和頂部電極，所述底部電極耦合至所述下部金屬互連層的上部部分，所述頂部電極具有在所述頂部電極的側(cè)壁之間連續(xù)延伸的并且直接鄰接所述上部金屬互連層的底面的上部平坦表面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述頂部電極具有在所述頂部電極的側(cè)壁之間連續(xù)延伸的并且直接鄰接所述上部金屬互連層的對(duì)應(yīng)的共平面表面的上部平坦表面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述上部金屬互連層和所述下部金屬互連層由鋁、銅或鋁銅合金制成，并且其中，所述層間介電材料具有比二氧化硅的介電常數(shù)小的介電常數(shù)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述存儲(chǔ)單元還包括：由不同的材料制成并且設(shè)置在所述頂部電極和所述底部電極之間的數(shù)據(jù)存儲(chǔ)層或介電層以及覆蓋層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述頂部電極和所述底部電極由鉑、鋁銅、氮化鈦、金、鈦、鉭、氮化鉭、鎢、氮化鎢或銅制成；以及其中，所述數(shù)據(jù)存儲(chǔ)層或介電層由氧化鎳(NiO)、氧化鈦(TiO)、氧化鉿(HfO)、氧化鋯(ZrO)、氧化鋅(ZnO)、氧化鎢(WO₃)、氧化鋁(Al₂O₃)、氧化鉭(TaO)、氧化鉬(MoO)或氧化銅(CuO)制成。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述底部電極具有與所述頂部電極的所述側(cè)壁對(duì)準(zhǔn)的側(cè)壁。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述底部電極具有以第一距離間隔開的側(cè)壁，所述第一距離大于所述頂部電極的側(cè)壁間隔的第二距離。

本發(fā)明的實(shí)施例還提供了一種形成集成電路的方法，包括：接收半導(dǎo)體襯底，所述半導(dǎo)體襯底具有在所述半導(dǎo)體襯底的存儲(chǔ)區(qū)域和邏輯區(qū)域上方設(shè)置的互連結(jié)構(gòu)；在所述存儲(chǔ)區(qū)域上方的所述互連結(jié)構(gòu)上方形成底部電極和頂部電極，其中，所述底部電極耦合至所述互連結(jié)構(gòu)中的下部金屬層，并且其中，所述底部電極和所述頂部電極通過數(shù)據(jù)存儲(chǔ)層或介電層彼此分離；在所述頂部電極上方形成層間介電(ILD)層；在所述層間介電層中形成具有垂直或垂直的側(cè)壁的溝槽開口，并且所述溝槽開口暴露所述頂部電極的上表面；以及在所述溝槽開口中形成上部金屬層，并且所述上部金屬層與所述頂部電極直接接觸。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：形成通孔開口，所述通孔開口從所述邏輯區(qū)域中的溝槽開口向下延伸并且暴露所述下部金屬層的上表面，其中，同時(shí)填充所述通孔開口和所述溝槽開口。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，形成所述底部電極和所述頂部電極包括：在所述互連結(jié)構(gòu)中的介電層的上表面上方和所述互連結(jié)構(gòu)中的金屬體的上表面上方形成蝕刻停止層，所述介電層的所述上表面與所述金屬體的所述上表面共平面；穿過所述蝕刻停止層形成開口以暴露所述金屬體的上表面；在所述蝕刻停止層上方形成底部電極層，所述底部電極層耦合至所述金屬體；在所述底部電極層上方形成數(shù)據(jù)存儲(chǔ)層或介電層；在所述數(shù)據(jù)存儲(chǔ)層或介電層上方形成覆蓋層；以及在所述覆蓋層上方形成頂部電極層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：圖案化所述頂部電極層和所述覆蓋層；在圖案化的頂部電極層和覆蓋層上方形成共形的介電層；在所述共形的介電層上方形成底部抗反射涂(BARC)層或光刻膠層；以及使用蝕刻工藝以回蝕刻所述底部抗反射涂層或光刻膠層以去除所述共形的介電層的位于所述頂部電極的上表面上方的部分。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述蝕刻工藝留下所述底部抗反射涂層或光刻膠層的沿著所述共形的介電層的側(cè)壁的剩余部分。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括：執(zhí)行灰化工藝以去除所述底部抗反射涂層或光刻膠層的所述剩余部分。

上面概述了若干實(shí)施例的部件、使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍、并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。