技術(shù)總結(jié)
本發(fā)明的實(shí)施例涉及一種包括存儲(chǔ)單元的集成電路。該集成電路包括半導(dǎo)體襯底和半導(dǎo)體襯底上方設(shè)置的互連結(jié)構(gòu)。該互連結(jié)構(gòu)包括以交替的方式彼此堆疊的多個(gè)介電層和多個(gè)金屬層。多個(gè)金屬層包括下部金屬層和下部金屬層上方設(shè)置的上部金屬層。在下部金屬層上方設(shè)置底部電極并且底部電極與下部金屬層電接觸。在底部電極的上表面上方設(shè)置數(shù)據(jù)存儲(chǔ)層。在數(shù)據(jù)存儲(chǔ)層的上表面上方設(shè)置頂部電極，并且頂部電極與上部金屬層的下表面直接電接觸。本發(fā)明的實(shí)施例還提供了RRAM的頂部電極上的金屬接合。

技術(shù)研發(fā)人員：張至揚(yáng);朱文定
受保護(hù)的技術(shù)使用者：臺灣積體電路制造股份有限公司
文檔號碼：201610719826
技術(shù)研發(fā)日：2016.08.25
技術(shù)公布日：2017.05.03