本發(fā)明涉及集成電路芯片制造工藝技術(shù)領(lǐng)域，具體涉及一種制造N溝道增強(qiáng)型MOS晶體管器件的方法。

背景技術(shù)：

近年來(lái)，金屬硅化物(Metallicsilicide)源/漏MOSFETs逐漸成為最具發(fā)展前景的下一代CMOS晶體管技術(shù)之一。金屬硅化物源/漏MOSFETs的源區(qū)和漏區(qū)不同于傳統(tǒng)的CMOS晶體管由半導(dǎo)體襯底的摻雜區(qū)形成，而是由金屬硅化物組成。通常，金屬硅化物源/漏MOSFETs既可以形成于體硅襯底也可以形成于SOI襯底。

圖1為一種常見(jiàn)的金屬硅化物源/漏MOSFETs的結(jié)構(gòu)示意圖，N溝道增強(qiáng)型MOS晶體管9形成于絕緣體上硅（SOI）3上，SOI具有絕緣層1、掩埋氧化物層2和硅襯底3，源區(qū)5和漏區(qū)4形成于硅襯底3中，柵極結(jié)構(gòu)包括柵極氧化物層6和鋁柵極7，在工作狀態(tài)下（即柵極加一定的偏壓），形成了載流子溝道8。隨著超大規(guī)模集成電路對(duì)高集成度和高性能的需求逐漸提高，晶體管的尺寸不斷縮小，源區(qū)和漏區(qū)的厚度也隨之降低，當(dāng)源區(qū)和漏區(qū)的厚度小于一定的關(guān)鍵尺寸，例如10nm，此時(shí)所形成的源/漏的電阻將顯著升高，漏/柵間的漏電流將增大。這主要是由于柵極氧化物層6下方形成的載流子溝道8的不均勻性造成的，如圖1所示，載流子溝道8由源區(qū)至漏區(qū)逐漸變寬，在源/漏的電阻提高的基礎(chǔ)上，多數(shù)載流子將流向柵極造成漏電流的增大，導(dǎo)致器件性能的降低，這一缺陷嚴(yán)重限制了MOSFETs未來(lái)的發(fā)展。

技術(shù)實(shí)現(xiàn)要素：

基于解決上述封裝中的問(wèn)題，本發(fā)明提供了一種制造N溝道增強(qiáng)型MOS晶體管器件的方法，包括：

（1）提供絕緣體上硅（SOI），所述絕緣體上硅為P型硅且具有背離掩埋氧化層的表面；

（2）在所述表面刻蝕出剖面為直角三角形或楔形的凹入部分；

（3）沉積柵極氧化物材料填充所述凹入部分并從所述表面突出一定的距離形成具有嵌入部分的柵極氧化物層，在柵極氧化物層上鍍上鋁柵極，柵極氧化物層和鋁柵極構(gòu)成柵極結(jié)構(gòu)；

（4）在柵極結(jié)構(gòu)兩側(cè)分別形成漏區(qū)和源區(qū)，所述漏區(qū)與柵極結(jié)構(gòu)的距離較所述源區(qū)與柵極結(jié)構(gòu)的距離大，并且所述嵌入部分的嵌入深度由漏區(qū)向源區(qū)依次遞減。

根據(jù)本發(fā)明的實(shí)施例，在步驟（2）中通過(guò)覆蓋第一蝕刻掩膜，并進(jìn)行開(kāi)口以蝕刻出所述凹入部分。

根據(jù)本發(fā)明的實(shí)施例，在所述N溝道增強(qiáng)型MOS晶體管器件工作時(shí)，所述絕緣體上硅具有由所述柵極氧化層的嵌入部分、漏區(qū)和溝道圍成一不導(dǎo)電的盲區(qū)。

根據(jù)本發(fā)明的實(shí)施例，在所述N溝道增強(qiáng)型MOS晶體管器件工作時(shí)，N型溝道的寬度大致相等。

根據(jù)本發(fā)明的實(shí)施例，在步驟（4）中，通過(guò)離子注入形成的N型漏區(qū)和N型源區(qū)。

根據(jù)本發(fā)明的實(shí)施例，通過(guò)第二蝕刻掩膜進(jìn)行離子注入。

本發(fā)明的技術(shù)方案，具有如下優(yōu)點(diǎn)：

（1）采用嵌入的柵極氧化物層防止漏區(qū)載流子流向柵極，減小漏電流；

（2）柵極結(jié)構(gòu)偏離所述漏區(qū)，使得所述漏電流路徑變大，從而進(jìn)一步減小漏電流；

（3）采用柵極氧化物層的整體性覆蓋SOI，保證整體絕緣性。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)的N溝道增強(qiáng)型MOS晶體管器件的剖面圖；

圖2為本發(fā)明的N溝道增強(qiáng)型MOS晶體管器件的剖面圖；

圖3-8為本發(fā)明的制造N溝道增強(qiáng)型MOS晶體管器件的方法流程示意圖。

具體實(shí)施方式

參見(jiàn)圖2，N溝道增強(qiáng)型MOS晶體管器件9，包括：

絕緣體上硅（SOI）3，所述絕緣體上硅為P型硅且具有背離掩埋氧化層2的表面；

在所述絕緣體上硅3內(nèi)通過(guò)離子注入形成的N型漏區(qū)4和N型源區(qū)5，所述漏區(qū)和源區(qū)的頂面與所述表面共面；

位于所述漏區(qū)4和源區(qū)5之間的柵極結(jié)構(gòu)，其包括柵極氧化層6a和位于柵極氧化層6a之上的鋁柵極7，其中，所述柵極氧化層6a為部分嵌入所述絕緣體上硅3的楔形結(jié)構(gòu)，嵌入深度由漏區(qū)4向源區(qū)5依次遞減。

所述柵極結(jié)構(gòu)偏離所述漏區(qū)4，即距離漏區(qū)4較遠(yuǎn)，而距離源區(qū)5較近在所述N溝道增強(qiáng)型MOS晶體管器件9工作時(shí)，所述絕緣體上硅3具有由所述柵極氧化層6的嵌入部分、漏區(qū)4和溝道8a圍成一不導(dǎo)電的盲區(qū)10。

參見(jiàn)圖3-8其制造方法，包括以下步驟：

（1）參見(jiàn)圖3，提供絕緣體上硅（SOI,3，所述絕緣體上硅3為P型硅且具有背離掩埋氧化層2的表面；

（2）參見(jiàn)圖4，在所述表面形成第一蝕刻掩膜11，并開(kāi)口，利用第一蝕刻掩膜11在所述表面刻蝕出剖面為直角三角形或楔形的凹入部分12；參見(jiàn)圖5，去除第一蝕刻掩膜11；

（3）參見(jiàn)圖6，沉積柵極氧化物材料填充所述凹入部分12并從所述表面突出一定的距離形成具有嵌入部分的柵極氧化物層6a，在柵極氧化物層上鍍上鋁柵極7，柵極氧化物層和鋁柵極構(gòu)成柵極結(jié)構(gòu)；

（4）參見(jiàn)圖7，形成覆蓋所述表面和柵極結(jié)構(gòu)的第二蝕刻掩膜13，參見(jiàn)圖8，在第二蝕刻掩膜的適當(dāng)位置形成漏區(qū)開(kāi)口14和源區(qū)開(kāi)口15，并在柵極結(jié)構(gòu)兩側(cè)分別形成漏區(qū)4和源區(qū)5，所述漏區(qū)4與柵極結(jié)構(gòu)的距離較所述源區(qū)5與柵極結(jié)構(gòu)的距離大，并且所述嵌入部分的嵌入深度由漏區(qū)4向源區(qū)5依次遞減。

根據(jù)本發(fā)明的實(shí)施例，在所述N溝道增強(qiáng)型MOS晶體管器件9工作時(shí)，所述絕緣體上硅3具有由所述柵極氧化層的嵌入部分、漏區(qū)4和溝道8a圍成一不導(dǎo)電的盲區(qū)。

根據(jù)本發(fā)明的實(shí)施例，在所述N溝道增強(qiáng)型MOS晶體管器件9工作時(shí)，N型溝道8a的寬度大致相等。

根據(jù)本發(fā)明的實(shí)施例，在步驟（4）中，通過(guò)離子注入形成的N型漏區(qū)4和N型源區(qū)5。

最后應(yīng)說(shuō)明的是：顯然，上述實(shí)施例僅僅是為清楚地說(shuō)明本發(fā)明所作的舉例，而并非對(duì)實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在上述說(shuō)明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)。這里無(wú)需也無(wú)法對(duì)所有的實(shí)施方式予以窮舉。而由此所引申出的顯而易見(jiàn)的變化或變動(dòng)仍處于本發(fā)明的保護(hù)范圍之中。