本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種隔離型LDMOS結(jié)構(gòu)及其制造方法。

背景技術(shù)：

LDMOS(Lateral Double-Diffused MOSFET)是一種常用的半導(dǎo)體器件，具有高功率增益、高效率及低成本等優(yōu)點(diǎn)，在半導(dǎo)體技術(shù)中使用相當(dāng)廣泛。為提高LDMOS擊穿電壓，增大輸出功率，通常采用增加漂移區(qū)長度和降低漂移區(qū)摻雜濃度的方法，這將導(dǎo)致器件比導(dǎo)通電阻增加，增大功耗。自RESURF技術(shù)和槽隔離技術(shù)提出以來，Single-RESURF LDMOS、Double RESURF LDMOS、Triple RESURF LDMOS、Multiple RESURF LDMOS、3D RESURF LDMOS、SJ LDMOS等改進(jìn)結(jié)構(gòu)對降低比導(dǎo)通電阻有顯著的效果。然而此類結(jié)構(gòu)并不能完全改善器件體內(nèi)的電場分布問題，仍然存在器件耐壓與導(dǎo)通電阻之間矛盾的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對LDMOS擊穿電壓與比導(dǎo)通電阻的矛盾關(guān)系，提出了一種隔離型LDMOS結(jié)構(gòu)及其制造方法。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明技術(shù)方案如下：

一種隔離型LDMOS結(jié)構(gòu)，包括集成在同一P型襯底基片上的隔離槽結(jié)構(gòu)和LDMOS結(jié)構(gòu)；所述隔離槽結(jié)構(gòu)位于P型襯底及其上方的N型外延層內(nèi)、LDMOS結(jié)構(gòu)的第二P型重?fù)诫s區(qū)和第一P型擴(kuò)散阱區(qū)之間，隔離槽結(jié)構(gòu)包括至少一個槽、槽內(nèi)部的填充介質(zhì)、槽底部的第一P區(qū)、槽邊緣的第一氧化層，所述第一氧化層用于隔離槽內(nèi)部的填充介質(zhì)與槽外部的半導(dǎo)體硅材料，槽上表面為LDMOS的第三氧化層。

作為優(yōu)選方式，所述LDMOS結(jié)構(gòu)是Single-RESURF LDMOS、Double RESURF LDMOS、Triple RESURF LDMOS、Multiple RESURF LDMOS、3D RESURF LDMOS、SJ LDMOS其中的一種。

作為優(yōu)選方式，所述LDMOS結(jié)構(gòu)包括P型襯底、N型外延層、第一P型擴(kuò)散阱區(qū)、第二P型擴(kuò)散阱區(qū)、第二P區(qū)、第一P型重?fù)诫s區(qū)、第二P型重?fù)诫s區(qū)、第一N型重?fù)诫s區(qū)、第二N型重?fù)诫s區(qū)、第二氧化層、第三氧化層、柵極、源極、漏極、襯底電極、體區(qū)電極；

所述N型外延層、第二P型擴(kuò)散阱區(qū)位于P型襯底上方并分別在隔離槽結(jié)構(gòu)的兩側(cè)，所述第一P型擴(kuò)散阱區(qū)、第二P區(qū)、第二N型重?fù)诫s區(qū)都位于N型外延層內(nèi)且其上表面都與N型外延層的上表面平齊，第二P區(qū)位于P型擴(kuò)散阱區(qū)和第二N型重?fù)诫s區(qū)之間，所述第一P型重?fù)诫s區(qū)、第一N型重?fù)诫s區(qū)位于第一P型擴(kuò)散阱區(qū)內(nèi)且其上表面都與P型擴(kuò)散阱區(qū)上表面平齊；所述第二P型重?fù)诫s區(qū)位于第二P型擴(kuò)散阱區(qū)內(nèi)且其上表面與第二P型擴(kuò)散阱區(qū)上表面平齊，所述第三氧化層位于第一P型擴(kuò)散阱區(qū)和第二N型重?fù)诫s區(qū)之間并覆蓋N型外延層、第二P區(qū)的表面，所述第二氧化層位于第一N型重?fù)诫s區(qū)和第三氧化層之間并覆蓋第一P型擴(kuò)散阱區(qū)的表面，所述柵極位于第二氧化層上表面，所述源極連接第一N型重?fù)诫s區(qū)電位，所述漏極連接第二N型重?fù)诫s區(qū)電位，所述襯底電極連接第二P型重?fù)诫s區(qū)電位，所述體區(qū)電極連接第一P型重?fù)诫s區(qū)電位。

作為優(yōu)選方式，所述槽的深度大于N型外延層的厚度。

作為優(yōu)選方式，所述槽的深度大于N型外延層的厚度1μm～3μm。這樣能更好的進(jìn)行隔離，減小襯底漏電，改善靠近源區(qū)的電場。

作為優(yōu)選方式，所述槽底部注入P型雜質(zhì)的劑量大于10¹²cm^-2。這樣能更好的進(jìn)行隔離，減小襯底漏電，改善靠近源區(qū)的電場。

作為優(yōu)選方式，所述槽的形狀是條形、梯形、倒梯形、階梯形其中的一種或多種。

作為優(yōu)選方式，第一P區(qū)的橫向長度和P型襯底的橫向長度相同。這樣能阻擋外延層向P型襯底的反向擴(kuò)散。

作為優(yōu)選方式，所述器件中各摻雜類型相應(yīng)變?yōu)橄喾吹膿诫s類型，即P型摻雜變?yōu)镹型摻雜的同時(shí)，N型摻雜變?yōu)镻型摻雜。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明還提供一種上述隔離型LDMOS結(jié)構(gòu)的制造方法，包括以下步驟：

步驟1：采用P型硅片作為襯底；

步驟2：在襯底部分表面注入P型雜質(zhì)形成第一P區(qū)，或者第一P區(qū)在形成隔離槽、槽側(cè)壁及底部氧化之后，填充槽介質(zhì)之前注入形成；

步驟3：外延形成N型外延層；

步驟4：形成隔離槽、槽側(cè)壁及底部氧化；

步驟5：填充槽介質(zhì)；

步驟6：LDMOS制造流程。

本發(fā)明針對LDMOS擊穿電壓與比導(dǎo)通電阻的矛盾關(guān)系，提出了一種隔離型LDMOS結(jié)構(gòu)及其制造方法。通過在部分襯底注入與襯底材料摻雜類型相同的半導(dǎo)體雜質(zhì)的方式，使得形成的隔離槽底部有一個P型區(qū)，改變靠近源端的電場分布，提高漂移區(qū)摻雜濃度，進(jìn)而提高器件耐壓和降低比導(dǎo)通電阻，進(jìn)一步優(yōu)化了比導(dǎo)通電阻與擊穿電壓關(guān)系。解決源端表面提前擊穿問題，進(jìn)一步提高擊穿電壓。同時(shí)，外延形成的N型外延層濃度分布均勻性更優(yōu)。

本發(fā)明的有益效果為：

1、本發(fā)明一種隔離型LDMOS結(jié)構(gòu)在隔離槽底部形成有與襯底摻雜類型相同的半導(dǎo)體材料類型的區(qū)域，輔助漂移區(qū)耗盡，降低靠近源端的表面電場，防止靠近源端表面提前擊穿，且與傳統(tǒng)槽隔離LDMOS結(jié)構(gòu)相比，刻槽深度更淺，工藝實(shí)施難度降低和成本減小；

2、本發(fā)明一種隔離型LDMOS結(jié)構(gòu)的隔離槽可以防止高壓集成電路器件間相互串?dāng)_，底部注入與襯底摻雜類型相同的半導(dǎo)體材料降低襯底漏電。

3、本發(fā)明一種隔離型LDMOS結(jié)構(gòu)的隔離槽可以與不同結(jié)構(gòu)的LDMOS集成，進(jìn)一步優(yōu)化擊穿電壓與比導(dǎo)通電阻的關(guān)系。

4、本發(fā)明一種隔離型LDMOS結(jié)構(gòu)的隔離槽在靠近LDMOS結(jié)構(gòu)一側(cè)側(cè)壁斜注注入N型雜質(zhì)，可以優(yōu)化阱區(qū)靠近槽邊界處濃度，提高耐壓。

附圖說明

圖1為本發(fā)明提供的一種隔離型LDMOS結(jié)構(gòu)示意圖。

圖2為本發(fā)明實(shí)施例的工藝仿真示意圖。

圖3(1)～圖3(6)為本發(fā)明實(shí)施例提供的一種隔離型LDMOS結(jié)構(gòu)的制造方法的工藝流程示意圖。

圖4(1)～圖4(6)為圖3器件制造過程中對應(yīng)的工藝仿真圖。

圖5為槽2的各種形狀示意圖。

圖6為LDMOS結(jié)構(gòu)一側(cè)的側(cè)壁通過斜注注入N型雜質(zhì)的示意圖。

其中，1為第一P區(qū)，2為槽，3為第一氧化層、4為第二P區(qū)、5為P型襯底、6為N型外延層、7為第一P型擴(kuò)散阱區(qū)、8為第一P型重?fù)诫s區(qū)、9為第一N型重?fù)诫s區(qū)、10為第二N型重?fù)诫s區(qū)、11為第二P型重?fù)诫s區(qū)、12為第二氧化層、13為柵極、14為第三氧化層、15為源極、16為漏極、17為襯底電極，18為第二P型擴(kuò)散阱區(qū)，19為體區(qū)電極，20為斜注N型雜質(zhì)區(qū)。

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

一種隔離型LDMOS結(jié)構(gòu)，包括集成在同一P型襯底5基片上的隔離槽結(jié)構(gòu)和LDMOS結(jié)構(gòu)；所述隔離槽結(jié)構(gòu)位于P型襯底5及其上方的N型外延層6內(nèi)、LDMOS結(jié)構(gòu)的第二P型重?fù)诫s區(qū)11和第一P型擴(kuò)散阱區(qū)7之間，隔離槽結(jié)構(gòu)包括至少一個槽2、槽2內(nèi)部的填充介質(zhì)、槽2底部的第一P區(qū)1、槽2邊緣的第一氧化層3，所述第一氧化層3用于隔離槽2內(nèi)部的填充介質(zhì)與槽2外部的半導(dǎo)體硅材料，槽2上表面為LDMOS的第三氧化層14。

所述LDMOS結(jié)構(gòu)是Single-RESURF LDMOS、Double RESURF LDMOS、Triple RESURF LDMOS、Multiple RESURF LDMOS、3D RESURF LDMOS、SJ LDMOS其中的一種。

優(yōu)選的，所述LDMOS結(jié)構(gòu)包括P型襯底5、N型外延層6、第一P型擴(kuò)散阱區(qū)7、第二P型擴(kuò)散阱區(qū)18、第二P區(qū)4、第一P型重?fù)诫s區(qū)8、第二P型重?fù)诫s區(qū)11、第一N型重?fù)诫s區(qū)9、第二N型重?fù)诫s區(qū)10、第二氧化層12、第三氧化層14、柵極13、源極15、漏極16、襯底電極17、體區(qū)電極19；

所述N型外延層6、第二P型擴(kuò)散阱區(qū)18位于P型襯底5上方并分別在隔離槽結(jié)構(gòu)的兩側(cè)，所述第一P型擴(kuò)散阱區(qū)7、第二P區(qū)4、第二N型重?fù)诫s區(qū)10都位于N型外延層6內(nèi)且其上表面都與N型外延層6的上表面平齊，第二P區(qū)4位于P型擴(kuò)散阱區(qū)7和第二N型重?fù)诫s區(qū)10之間，所述第一P型重?fù)诫s區(qū)8、第一N型重?fù)诫s區(qū)9位于第一P型擴(kuò)散阱區(qū)7內(nèi)且其上表面都與P型擴(kuò)散阱區(qū)7上表面平齊；所述第二P型重?fù)诫s區(qū)11位于第二P型擴(kuò)散阱區(qū)18內(nèi)且其上表面與第二P型擴(kuò)散阱區(qū)18上表面平齊，所述第三氧化層14位于第一P型擴(kuò)散阱區(qū)7和第二N型重?fù)诫s區(qū)10之間并覆蓋N型外延層6、第二P區(qū)4的表面，所述第二氧化層12位于第一N型重?fù)诫s區(qū)9和第三氧化層14之間并覆蓋第一P型擴(kuò)散阱區(qū)7的表面，所述柵極13位于第二氧化層12上表面，所述源極15連接第一N型重?fù)诫s區(qū)9電位，所述漏極16連接第二N型重?fù)诫s區(qū)10電位，所述襯底電極17連接第二P型重?fù)诫s區(qū)11電位，所述體區(qū)電極19連接第一P型重?fù)诫s區(qū)8電位。

優(yōu)選的，所述槽2的深度大于N型擴(kuò)散阱區(qū)6的厚度1μm～3μm。這樣能更好的進(jìn)行隔離，減小襯底漏電，改善靠近源區(qū)的電場。

所述槽2底部注入P型雜質(zhì)的劑量大于10¹²cm^-2。這樣能更好的進(jìn)行隔離，減小襯底漏電，改善靠近源區(qū)的電場。

如圖5所示，所述槽2的形狀是條形、倒梯形、梯形、階梯形其中的一種或多種。

優(yōu)選的，第一P區(qū)1的橫向長度和P型襯底5的橫向長度相同。這樣能阻擋外延層向P型襯底5的反向擴(kuò)散。

優(yōu)選的，如圖6所示，所述槽2在LDMOS結(jié)構(gòu)一側(cè)的側(cè)壁通過斜注注入N型雜質(zhì)，形成斜注N型雜質(zhì)區(qū)20。

上述隔離型LDMOS結(jié)構(gòu)的制造方法，包括以下步驟：

步驟1：采用P型硅片作為襯底；

步驟2：在襯底部分表面注入P型雜質(zhì)形成第一P區(qū)，或者第一P區(qū)在形成隔離槽、槽側(cè)壁及底部氧化之后，填充槽介質(zhì)之前注入形成；

步驟3：外延形成N型外延層；

步驟4：形成隔離槽、槽側(cè)壁及底部氧化；

步驟5：填充槽介質(zhì)；

步驟6：LDMOS制造流程。

作為變形方式，所述器件中各摻雜類型相應(yīng)變?yōu)橄喾吹膿诫s類型，即P型摻雜變?yōu)镹型摻雜的同時(shí)，N型摻雜變?yōu)镻型摻雜。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。