本實(shí)用新型涉及一種導(dǎo)線架預(yù)成形體，及導(dǎo)線架封裝結(jié)構(gòu)，特別是涉及一種可用于獨(dú)立電性芯片封裝的導(dǎo)線架預(yù)成形體，及導(dǎo)線架封裝結(jié)構(gòu)。

背景技術(shù)：

四方扁平無外引腳(QFN，quad flat no-lead)封裝結(jié)構(gòu)，因?yàn)闆]有向外延伸的引腳，因此，可大幅減小封裝尺寸。此外，因?yàn)镼FN具有較短的訊號傳遞路徑及較快的訊號傳遞速度，因此，也更適用于一般高速及高頻的電子產(chǎn)品。

參閱圖1，圖1是一般現(xiàn)有的QFN封裝結(jié)構(gòu)的其中一個導(dǎo)線架封裝單元。該導(dǎo)線架封裝單元包含界定出一空間的一連接支架11、一位于該空間中的芯片座12、多條自該連接支架11朝向該芯片座12延伸的引腳13、一設(shè)置于該芯片座12頂面的芯片14，多條分別電連接該芯片14與所述引腳的導(dǎo)線15，及用于支撐該芯片座12的支撐部16。

然而，當(dāng)芯片封裝完成欲將該QFN封裝結(jié)構(gòu)進(jìn)行所述導(dǎo)線架單元的切割分離時，由于需沿著由金屬(銅)構(gòu)成的所述引腳13進(jìn)行切割(如圖中假想線所示)，因此，切割的刀具也容易受損。此外，由于一般導(dǎo)線架封裝單元僅具有一個芯片座12，因此，每一個導(dǎo)線架封裝單元僅能封裝單一個或單一種芯片，當(dāng)要制備具有不同功能的芯片或是多個芯片時，只能利用不同的導(dǎo)線架封裝單元進(jìn)行不同芯片的封裝。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種具有多個彼此電性獨(dú)立的導(dǎo)線架單元的導(dǎo)線架預(yù)成形體。

本實(shí)用新型導(dǎo)線架預(yù)成形體，包括多個彼此電性獨(dú)立且成數(shù)組排列的導(dǎo)線架單元。該每一個導(dǎo)線架單元包含一成形膠層、至少一芯片座，及多條引腳。該成形膠層由絕緣高分子材料構(gòu)成，具有一中心區(qū)，及一環(huán)圍該中心區(qū)的切割道，至少一該芯片座由金屬材料構(gòu)成，位于該成形膠層的該中心區(qū)內(nèi)，該芯片座具有彼此反向的一頂面及一底面，且該頂面及底面會分別自該成形膠層反向的兩個表面裸露，所述引腳由與該芯片座相同的金屬材料構(gòu)成，彼此各自獨(dú)立地自該切割道的頂面朝向所述芯片座延伸，并與該芯片座呈一間距。

較佳地，本實(shí)用新型所述的導(dǎo)線架預(yù)成形體，其中，每一條該引腳包括一自該切割道朝向該芯片座延伸的引腳部，及一自該引腳部鄰近該芯片座的端緣向下延伸的支撐部。

較佳地，本實(shí)用新型所述的導(dǎo)線架預(yù)成形體，其中，該引腳部與該支撐部的垂直高度總和與該芯片座的高度實(shí)質(zhì)相同。

在本實(shí)用新型的另一實(shí)施例中，本實(shí)用新型所述的導(dǎo)線架預(yù)成形體，其中，每一個該導(dǎo)線架單元包含多個彼此不相連接的芯片座。

較佳地，本實(shí)用新型所述的導(dǎo)線架預(yù)成形體，該成形膠層于任相鄰的兩個芯片座間會具有至少一自該成形膠層表面向下形成的溝槽。

此外，本實(shí)用新型的另一目的，在于提供一種導(dǎo)線架封裝結(jié)構(gòu)。該導(dǎo)線架封裝結(jié)構(gòu)包含一如前所述，具有多個彼此電性獨(dú)立的導(dǎo)線架單元的導(dǎo)線架預(yù)成形體、多個芯片，及多條導(dǎo)線，其中，每一個該芯片為設(shè)置于其中一個該芯片座上，并借由至少部分的所述導(dǎo)線與所述引腳電連接，且所述芯片彼此為電性獨(dú)立。

本實(shí)用新型的有益的效果在于：利用導(dǎo)線架預(yù)成形體的結(jié)構(gòu)設(shè)計(jì)，得以讓該導(dǎo)線架預(yù)成形體的每一個導(dǎo)線架單元彼此不須由金屬連接，且為電性獨(dú)立，因此，當(dāng)利用該導(dǎo)線架預(yù)成形體形成封裝結(jié)構(gòu)后，不僅切割前即可對每一個芯片獨(dú)立進(jìn)行在線測試，且更易于切割而得到各自獨(dú)立的導(dǎo)線架單元。

附圖說明

圖1是一示意圖，是現(xiàn)有的QFN封裝結(jié)構(gòu)的導(dǎo)線架封裝單元；

圖2是一俯視示意圖，說明本實(shí)用新型該導(dǎo)線架封裝結(jié)構(gòu)的一第一實(shí)施例；

圖3是一剖面圖，說明沿圖2中III-III割面線的剖視示意圖；

圖4是一俯視示意圖，說明經(jīng)第一次蝕刻后得到的導(dǎo)線架201A；

圖5中(a)是一剖面圖，說明沿圖4中(b)V-V割面線的剖視示意圖，(b)是一剖面圖，說明灌入一成形膠后得到的導(dǎo)線架預(yù)成形體半成品202A，(c)是一剖面圖，說明經(jīng)第二次蝕刻后得到的導(dǎo)線架預(yù)成形體200A；

圖6是一俯視示意圖，說明本實(shí)用新型該導(dǎo)線架封裝結(jié)構(gòu)的一第二實(shí)施例；

圖7是一俯視示意圖，說明經(jīng)第一次蝕刻后得到的導(dǎo)線架201B；

圖8中(a)是一剖面圖，說明沿圖7中VIII-VIII割面線的剖視示意圖，(b)是一剖面圖，說明灌入一成形膠后得到的導(dǎo)線架預(yù)成形體半成品202B，(c)是一剖面圖，說明經(jīng)第二次蝕刻后得到的導(dǎo)線架預(yù)成形體200B；

圖9是一剖面圖，說明本實(shí)用新型該導(dǎo)線架預(yù)成形體的引腳還具有支撐部的態(tài)樣。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例對本實(shí)用新型進(jìn)行詳細(xì)說明。

在本實(shí)用新型被詳細(xì)描述前，應(yīng)當(dāng)注意在以下的說明內(nèi)容中，類似的組件是以相同的編號來表示。

參閱圖2、3，圖2是本實(shí)用新型導(dǎo)線架封裝結(jié)構(gòu)的一實(shí)施例的俯視示意圖，圖3是沿圖2中III-III割面線的剖視圖。

該導(dǎo)線架封裝結(jié)構(gòu)包含一個導(dǎo)線架預(yù)成形體200A、多個芯片3，及多條導(dǎo)線4。

該導(dǎo)線架預(yù)成形體200A包括多個彼此電性獨(dú)立且成數(shù)組排列的導(dǎo)線架單元2A，且該每一個導(dǎo)線架單元2A包含一成形膠層21、一芯片座22，及多條引腳23。

該成形膠層21由絕緣高分子材料構(gòu)成，具有一中心區(qū)211，及一環(huán)圍該中心區(qū)211的切割道212。

該芯片座22由金屬材料構(gòu)成，位于該成形膠層21的該中心區(qū)211內(nèi)。該芯片座22具有彼此反向的一頂面221及一底面222，且該頂面221及底面222會分別自該成形膠層21反向的兩個表面裸露。

所述引腳23由與該芯片座22相同的金屬材料構(gòu)成，彼此各自獨(dú)立地自該切割道212的頂面朝向所述芯片座22延伸，并與該芯片座22呈一間距。

所述芯片3分別對應(yīng)形成于所述導(dǎo)線架單元2的所述芯片座22的頂面221，且每一個該芯片3借由多個導(dǎo)線4與所述引腳23電連接。

由于該導(dǎo)線架封裝結(jié)構(gòu)的該每一個導(dǎo)線架單元2A彼此均為電性獨(dú)立，因此經(jīng)封裝后的每一個芯片3也可具有各自獨(dú)立的電性，而在封裝后切割前即可分別對所述芯片3進(jìn)行板上(on board)電性測試。此外，由于本新型該導(dǎo)線架預(yù)成形體200A已事先將位于切割位置(如圖2虛線所示)的金屬材料蝕刻移除，因此，當(dāng)要將該導(dǎo)線架封裝結(jié)構(gòu)進(jìn)行各個導(dǎo)線架單元2A的切割時，僅需要切割高分子材料，而可進(jìn)一步減少切割刀具的損耗。

茲將前述該導(dǎo)線架封裝結(jié)構(gòu)的該實(shí)施例的制作方法說明如下：

配合參閱圖4、5，詳細(xì)的說，前述該導(dǎo)線架預(yù)成形體是提供一可導(dǎo)電的材料，例如銅系合金或鐵鎳合金等材料構(gòu)成的基片100。定義多條縱向及橫向排列且彼此相交的第一、二分隔島101、102，且兩兩相鄰，且彼此相交的橫向及縱向排列的第一、二分隔島101、102共同定義出后續(xù)經(jīng)蝕刻移除后預(yù)形成的多個空間301。

進(jìn)行第一次蝕刻，將該基片100不必要的部分蝕刻移除，令該基片100形成一個導(dǎo)線架201A。

該導(dǎo)線架201A包括一具有多條縱向及橫向排列且彼此間隔的連接支架300，及多個導(dǎo)線架單元2A。其中，所述連接支架300即位于所述第一、二分隔島101、102所定義的位置，兩兩相鄰且彼此相交的橫向及縱向排列的連接支架300共同界定出一個空間301，且所述導(dǎo)線架單元2A即分別對應(yīng)形成于所述空間301。要說明的是，經(jīng)蝕刻后形成的所述連接支架300的形狀及細(xì)部結(jié)構(gòu)為本技術(shù)領(lǐng)域者所熟知并視實(shí)際需求及設(shè)計(jì)而有所不同，且非為本實(shí)用新型的結(jié)構(gòu)重點(diǎn)，因此，于圖式中僅是一簡單示意圖，實(shí)際結(jié)構(gòu)并不以此為限。

該每一個導(dǎo)線架單元2A具有一個位于該空間301的芯片座22、多條自所述連接支架300朝向該芯片座22延伸，并與該芯片座22呈一間距的引腳23，及分別自該芯片座22的4個對角延伸至與相鄰的所述連接支架300連接的支撐部24。

參閱圖5，圖5中(a)為圖4中(b)所示的該導(dǎo)線架201A沿V-V 割面線的剖視示意圖。將前述經(jīng)由蝕刻方式制得的該導(dǎo)線架201A夾設(shè)于一模具(圖未示)中，用模注方式灌入一成形膠，其中，該成形膠為選自一般絕緣封裝材料，如環(huán)氧樹脂等，讓該成形膠填滿所述連接支架300的空隙，以及所述連接支架300與所述芯片座22間的空隙，且不會覆蓋所述連接支架300、芯片座22、引腳23，及支撐部24的頂面，并令該成形膠固化形成該成形膠層21，即可得到一如圖5中(b)所示的導(dǎo)線架預(yù)成形體半成品202A。

接著，進(jìn)行第二次蝕刻，將該導(dǎo)線架預(yù)成形體半成品202A的所述連接支架300蝕刻移除至令所述引腳23為各自獨(dú)立彼此不連接，并同時將所述支撐部24移除，即可得到一如圖5中(c)所示的導(dǎo)線架預(yù)成形體200A。

最后，進(jìn)行芯片封裝，將所述芯片3分別設(shè)置于該導(dǎo)線架預(yù)成形體200A的所述芯片座22的頂面221，接著利用打線制程，將每一個芯片3與對應(yīng)的所述引腳23利用導(dǎo)線4電連接，即可得到如圖2所示的該導(dǎo)線架封裝結(jié)構(gòu)。

由于該導(dǎo)線架預(yù)成形體半成品202A已經(jīng)借由該成形膠層21固定，因此，可利用第二次蝕刻，將原本位于切割道的金屬(如圖5中(a)、(b)虛線所示的連接支架300)及用于連接固定該芯片座22的支撐部24蝕刻移除，預(yù)先讓所述引腳23彼此電性獨(dú)立不連接。因此，經(jīng)由第二次蝕刻后所得到的該導(dǎo)線架預(yù)成形體200A的該每一個導(dǎo)線架單元2A為各自電性獨(dú)立，故，可在封裝后切割前即對每一個芯片3進(jìn)行板上(on board)電性測試，且切割時僅需要切割高分子材料(如圖5中(c)位于所述引腳23兩側(cè)的箭頭所指處)，而可進(jìn)一步減少切割刀具的損耗。

配合參閱圖6、8，本發(fā)明導(dǎo)線架封裝結(jié)構(gòu)的一第二實(shí)施例，其結(jié)構(gòu)與該第一實(shí)施例大致相同，不同處在于第二實(shí)施例形成的導(dǎo)線架預(yù)成形體200B的其中至少部分的導(dǎo)線架單元2B會具有多個各自獨(dú)立設(shè)置的芯片座22，且相鄰的兩個芯片座22間具有一自該成形膠層21表面向下形成的溝槽26。圖6中是以該其中一個導(dǎo)線架單元2B具有三個芯片座22，且每一個芯片座22會設(shè)置一個芯片3為例。

由于所述導(dǎo)線架單元2B間彼此為電性獨(dú)立，且該導(dǎo)線架單元2B 也可具有多個各自電性獨(dú)立的芯片座22，因此，封裝于該導(dǎo)線架單元2B的所述芯片3也可各自獨(dú)立地對外電聯(lián)接，而進(jìn)一步實(shí)現(xiàn)于單一個該導(dǎo)線架單元2B內(nèi)施行多芯片封裝的目的。

前述該第二實(shí)施例的制作方法，大致與該第一實(shí)施例雷同，不同處在于該第二實(shí)施例于該第一次蝕刻及該第二次蝕刻形成的結(jié)構(gòu)與該第一實(shí)施例有部分不同。

參閱圖7，詳細(xì)的說，該第二實(shí)施例經(jīng)過第一次蝕刻后形成的導(dǎo)線架201B的至少一個該導(dǎo)線架單元2B會如圖7所示，具有3個芯片座22，任相鄰的兩個芯片座22間會具有一連接件25，且所述支撐部24是形成于相對遠(yuǎn)離的兩個芯片座22的對角。

再參閱圖8，圖8中(a)是圖7中該導(dǎo)線架單元2B沿VIII-VIII割面線的剖視示意圖，圖8中(b)則是將該導(dǎo)線架201B夾設(shè)于一模具(圖未示)中，用模注方式形成該成形膠層21，而得到的一導(dǎo)線架預(yù)成形體半成品202B；最后將該導(dǎo)線架預(yù)成形體半成品202B進(jìn)行第二次蝕刻，將所述連接支架300、所述支撐部24及所述連接件25移除，而得到一如圖8中(c)所示的導(dǎo)線架預(yù)成形體200B。要說明的是，由于所述連接件25是于該成形膠層21形成后，才經(jīng)由第二次蝕刻移除，因此，該成形膠層21于對應(yīng)所述連接件25的位置即會形成所述溝槽26。最后再將該導(dǎo)線架預(yù)成形體200B進(jìn)行芯片的打線封裝后，即可得到如圖6所示的導(dǎo)線架封裝結(jié)構(gòu)。

前述該第二實(shí)施例是以相鄰的二個芯片座22間具有一條直線狀的連接件25為例，然實(shí)際實(shí)施時該連接件25的數(shù)量及形狀可視需求及設(shè)計(jì)而調(diào)整，而不限定為此形狀及數(shù)量。

此外，參閱圖9，要再說明的是，前述該第一、二實(shí)施例于該第一次蝕刻形成所述引腳23時，還可進(jìn)一步控制不將所述引腳23鄰近該芯片座22下方的材料移除，讓形成的每一個引腳23均具有一引腳段231及一支撐段232，而可得到如圖9所示的引腳23結(jié)構(gòu)。利用將每一個該引腳23制作成具有該支撐段232的支撐結(jié)構(gòu)，由于該引腳段231有該支撐段232的支撐，而有較佳的支撐性，所以，當(dāng)將該導(dǎo)線架201A、201B夾設(shè)于該模具時，該支撐段232可頂?shù)钟谠撃＞撸行е尾⒐潭ㄔ撘_段231，而避免于灌注成形膠，形成該導(dǎo)線架預(yù)成形體半成品202A、202B的過程中，所述引腳23位移或變形塌陷的問題。

綜上所述，本實(shí)用新型利用該導(dǎo)線架預(yù)成形體200A、200B的結(jié)構(gòu)設(shè)計(jì)，讓該導(dǎo)線架預(yù)成形體200A、200B的每一個導(dǎo)線架單元2A、2B間彼此為電性獨(dú)立，因此，當(dāng)利用該導(dǎo)線架預(yù)成形體200A、200B封裝得到該導(dǎo)線架封裝結(jié)構(gòu)后，不僅切割前即可對位于該每一個導(dǎo)線架單元2A、2B的芯片3獨(dú)立進(jìn)行電性測試，且更易于切割，而可避免切割刀具的耗損。此外，也可進(jìn)一步于單一個導(dǎo)線架單元2B形成具有多個可用于獨(dú)立承載芯片3的芯片座22。因此，當(dāng)利用該導(dǎo)線架預(yù)成形體200B進(jìn)行芯片封裝時，還可將多個不同功能的芯片封裝在一個該導(dǎo)線架單元2B內(nèi)各自獨(dú)立的芯片座22，然后再利用導(dǎo)線4將所述芯片3各自獨(dú)立對外電連接并封裝，而進(jìn)一步實(shí)現(xiàn)于單一個導(dǎo)線架單元2B內(nèi)施行多晶粒封裝的目的，所以確實(shí)能達(dá)成本實(shí)用新型的目的。