技術(shù)總結(jié)
一種用于獨(dú)立電性芯片封裝的導(dǎo)線架預(yù)成形體及導(dǎo)線架封裝結(jié)構(gòu)，利用該導(dǎo)線架預(yù)成形體的結(jié)構(gòu)設(shè)計(jì)，讓經(jīng)由該導(dǎo)線架預(yù)成形體封裝后的導(dǎo)線架封裝結(jié)構(gòu)的各個(gè)芯片可各自電性獨(dú)立，因此，于導(dǎo)線架封裝結(jié)構(gòu)切割前即可對(duì)各個(gè)芯片進(jìn)行板上電性測(cè)試。

技術(shù)研發(fā)人員：黃嘉能
受保護(hù)的技術(shù)使用者：長(zhǎng)華科技股份有限公司
文檔號(hào)碼：201620294940
技術(shù)研發(fā)日：2016.04.11
技術(shù)公布日：2016.12.07