本發(fā)明屬于半導(dǎo)體領(lǐng)域，具體涉及一種集成肖特基二極管的SiC JFET器件及其制作方法。

背景技術(shù)：

相比于SiC MOSFET受柵介質(zhì)性能和可靠性的影響，SiC JFET因無MOS柵結(jié)構(gòu)，具有更高的魯棒性。已經(jīng)有報(bào)道顯示SiC JFET在500℃的結(jié)溫下能夠正常工作10000小時(shí)。這是目前SiC甚至是寬禁帶半導(dǎo)體功率器件在高溫應(yīng)用方面的最高報(bào)道，體現(xiàn)了SiC器件極其優(yōu)越的耐高溫性能。相比之下，MOSFET的高溫應(yīng)用目前還沒有超過250℃。

目前，比較常見的JFET有兩種，橫向溝道的LJFET和垂直溝道的VJFET。LJFET因是橫向溝道器件，不適用于高壓大功率應(yīng)用，一般用于SiC IC電路。而VJFET是縱向器件，適合于高壓大電流的應(yīng)用場景。當(dāng)前的功率JFET器件多為溝槽結(jié)構(gòu)VJFET，如專利US7763506，CN200580023029.0，CN201310187771.1等中公開的VJFET。現(xiàn)有技術(shù)中的VJFET基本原胞結(jié)構(gòu)如圖1所示，通過控制柵電極電壓，調(diào)節(jié)臺(tái)面兩側(cè)pn結(jié)耗盡區(qū)寬度，夾斷溝道，實(shí)現(xiàn)對器件的開關(guān)操作。臺(tái)面寬度的大小根據(jù)閾值電壓設(shè)計(jì)。溝槽結(jié)構(gòu)JFET的工藝難度比較大，特別是溝槽的刻蝕，溝道寬度的控制以及由此帶來的閾值電壓的一致性控制等都非常困難。

另外，在很多的應(yīng)用情況，如在全橋應(yīng)用中，晶體管需要反并聯(lián)一個(gè)續(xù)流二極管一起工作，如目前常用的硅IGBT模塊，都反并聯(lián)了快恢復(fù)二極管作為續(xù)流二極管。如果在一個(gè)器件中集成了續(xù)流二極管，那么不僅提高了芯片的集成度，同時(shí)也有效的降低了芯片成本。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供一種集成肖特基二極管的SiC JFET器件，其有效解決了現(xiàn)有技術(shù)中存在的問題。本發(fā)明的另一目的在于提供一種制作集成肖特基二極管的SiC JFET器件的方法。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

集成肖特基二極管的SiC JFET器件，所述SiC JFET器件有源區(qū)的原胞結(jié)構(gòu)從下至上依次為漏極、SiC襯底、buffer層、n-漂移層、左右對稱設(shè)置的兩個(gè)p+阱層、n溝道層、從左至右依次對稱設(shè)置的p+區(qū)，n++區(qū)，p+區(qū)，p+區(qū)，n++區(qū)和p+區(qū)、從左至右依次對稱設(shè)置的源極，柵極，肖特基接觸，柵極和源極；其中，所述源極設(shè)置在的原胞結(jié)構(gòu)左右兩側(cè)相鄰的p+區(qū)和n++區(qū)上方，所述柵極設(shè)置在原胞結(jié)構(gòu)左右兩側(cè)的中部p+區(qū)上方，所述肖特基接觸設(shè)置在有源區(qū)中原胞結(jié)構(gòu)的部分中部n區(qū)上方，在原胞結(jié)構(gòu)中其他部分n區(qū)上方是介質(zhì)和柵極互聯(lián)金屬。

進(jìn)一步，所述源極與所述p+阱層電連接。

進(jìn)一步，所述源極與所述肖特基二極管電連接。

進(jìn)一步，所述SiC JFET器件有源區(qū)中部分原胞結(jié)構(gòu)的部分中間n區(qū)上部無肖特基接觸，而是介質(zhì)，在介質(zhì)上方淀積金屬形成原胞之間柵極互聯(lián)金屬。

進(jìn)一步，原胞的平面結(jié)構(gòu)是矩形、條形或六角形，肖特基二極管分布在源區(qū)周圍的所有邊上或部分邊上。

進(jìn)一步，所述SiC JFET器件集成的肖特基二極管是不帶場板結(jié)構(gòu)或部分金屬在介質(zhì)上部的場板結(jié)構(gòu)。

一種制作集成肖特基二極管的SiC JFET器件的方法，所述方法包括如下步驟：

1)在外延材料上做上掩膜，然后進(jìn)行離子注射直至形成左右對稱的兩個(gè)p+阱層，之后去除掩膜；

2)利用二次外延的方式形成LJFET的溝道；

3)分別制作掩膜，用離子注入的方式分別形成源極n++和p+區(qū)、柵極p+區(qū)；

4)再進(jìn)行離子注入，形成源極與p+阱層互聯(lián)的p+區(qū)，同時(shí)也形成場限環(huán)形式的p+環(huán)結(jié)終端結(jié)構(gòu)；然后進(jìn)行高溫退火，激活注入的離子；

5)進(jìn)行犧牲氧化，去掉表面的一層SiC層；再進(jìn)行熱氧化，表面生長一層SiO₂層進(jìn)行鈍化保護(hù)；在源電極窗口和柵電極窗口分別腐蝕掉SiO₂層，淀積歐姆接觸金屬，進(jìn)行退火，形成歐姆接觸；

6)使用光刻、腐蝕工藝去除肖特基接觸窗口上的介質(zhì)；淀積金屬，并用光刻、腐蝕工藝去除肖特基接觸窗口和柵互聯(lián)窗口區(qū)域以外的金屬，并且這兩個(gè)窗口不連通；然后進(jìn)行快速退火，在肖特基窗口上與SiC形成肖特基接觸，在柵互聯(lián)窗口形成原胞之間柵極的互聯(lián)；

7)淀積厚鈍化層，并在源極、肖特基電極區(qū)域、柵電極壓塊區(qū)域開窗口；

8)做上厚的電極金屬，肖特基電極和源極互聯(lián)在一起為同一塊壓塊金屬，形成所有原胞的肖特基電極和源極的互聯(lián)，并與柵電壓塊隔離；便于器件應(yīng)用時(shí)的封裝。

進(jìn)一步，步驟1)中的在外延材料上做的掩膜為SiO₂掩膜。

進(jìn)一步，步驟3)中制作掩膜的為光刻膠或介質(zhì)，n++區(qū)注入的為N或P離子，p+區(qū)注入的為Al離子。

進(jìn)一步，步驟4)中高溫退火前在器件表面淀積一層碳層進(jìn)行保護(hù)，退火后用等離子體刻蝕或熱氧化的方式去除該碳層。

進(jìn)一步，步驟5)中熱氧化生長的SiO₂層的厚度為10-100nm。

進(jìn)一步，步驟6)中肖特基接觸窗口上沉積的金屬為Ti、或Ti/Al，Ti/Ni兩層金屬或多層金屬，最下層金屬為Ti。

本發(fā)明具有以下有益技術(shù)效果：

本申請針對當(dāng)前SiC VJFET器件的問題，和使用時(shí)需要反并聯(lián)二極管的不足；提出了集LJFET與VJFET與一體的，并且集成了具有高浪涌能力的肖特基二極管的SiC JFET器件，并提供了制作方法。本申請的原胞結(jié)構(gòu)可以是矩形、條形或六角形等多種結(jié)構(gòu)，肖特基二極管可以是分布在源區(qū)周圍的所有邊上，如圖3a所示；也可以是部分邊上，如圖3b所示。原胞的部分區(qū)域截面圖AA'如圖2a、2b所示，中間區(qū)域有肖特基接觸；原胞的其他部分區(qū)域截面圖BB'如圖2c所示，中間區(qū)域無肖特基接觸，而是介質(zhì)，在介質(zhì)上方淀積金屬形成原胞之間柵極互聯(lián)金屬。結(jié)終端結(jié)構(gòu)可以是場限環(huán)結(jié)構(gòu)、JTE結(jié)構(gòu)或其他結(jié)構(gòu)。集成了LJFET結(jié)構(gòu)與VJFET結(jié)構(gòu)，利用LJFET結(jié)構(gòu)的柵電極控制橫向溝道的導(dǎo)通和耗盡，再通過縱向JFET區(qū)進(jìn)行導(dǎo)電。

源極與P+阱電學(xué)相連，在器件高反向偏置電壓下可以有效耗盡縱向?qū)щ奐FET區(qū)，改善器件的耐壓能力。同時(shí)也降低了肖特基區(qū)域的電場強(qiáng)度，增加了肖特基二極管的耐壓性能。

原胞中集成了一個(gè)肖特基二極管，肖特基二極管與源電極電學(xué)相連，同時(shí)肖特基二極管的P+區(qū)也部分的直接與P+阱電學(xué)相連。在浪涌條件下，P+區(qū)及P+阱的空穴大量注入到漂移區(qū)，大大減少了導(dǎo)通電阻，因此能夠極大地提高肖特基二極管的浪涌能力。

JFET與肖特基二極管構(gòu)成反并聯(lián)的電路結(jié)構(gòu)，實(shí)現(xiàn)了在一個(gè)芯片內(nèi)的集成。可以有效增加器件的功率密度和可靠性，減少封裝的模塊或系統(tǒng)的體積和費(fèi)用。

附圖說明

圖1為現(xiàn)有技術(shù)中SiC VJFET結(jié)構(gòu)；

圖2a為本發(fā)明的JFET器件的原胞平面結(jié)構(gòu)示意圖；

圖2b為本發(fā)明的JFET器件的另一實(shí)施例的原胞平面結(jié)構(gòu)示意圖；

圖2c為本發(fā)明的JFET器件的電路圖；

圖3a為本發(fā)明的JFET器件的原胞結(jié)構(gòu)(中間n區(qū)有肖特基接觸，即圖2a或2b中截面AA’部分)的結(jié)構(gòu)示意圖；

圖3b為本發(fā)明的JFET器件的另一實(shí)施例的原胞結(jié)構(gòu)(中間n區(qū)有肖特基接觸帶場板，即圖2a或2b中截面AA’部分)的結(jié)構(gòu)示意圖；

圖3c為本發(fā)明的JFET器件的原胞結(jié)構(gòu)(中間n區(qū)無肖特基接觸，即圖2a或2b中截面BB’部分)的結(jié)構(gòu)示意圖；

圖4為本發(fā)明的JFET器件制作過程中形成p+阱層后的結(jié)構(gòu)示意圖；

圖5為本發(fā)明的JFET器件制作過程中形成LJFET溝道后的結(jié)構(gòu)示意圖；

圖6為本發(fā)明的JFET器件制作過程中形成源極n++和p+區(qū)、柵極p+區(qū)后的結(jié)構(gòu)示意圖；

圖7為本發(fā)明的JFET器件制作過程中形成源極及與p+阱層互聯(lián)的p+區(qū)，同時(shí)也形成場限環(huán)形式的p+環(huán)結(jié)終端結(jié)構(gòu)后的結(jié)構(gòu)示意圖；

圖8為本發(fā)明的JFET器件制作過程中形成歐姆接觸后的結(jié)構(gòu)示意圖；

圖9a為本發(fā)明的JFET器件制作過程中形成肖特基接觸(中間n區(qū)有肖特基接觸)后的結(jié)構(gòu)示意圖；

圖9b為本發(fā)明的JFET器件制作過程中形成肖特基接觸(中間n區(qū)無肖特基接觸)后的結(jié)構(gòu)示意圖；

圖10a為本發(fā)明的JFET器件制作過程中形成電極窗口(中間n區(qū)有肖特基接觸)后的結(jié)構(gòu)示意圖；

圖10b為本發(fā)明的JFET器件制作過程中形成電極窗口(中間n區(qū)無肖特基接觸)后的結(jié)構(gòu)示意圖；

圖11a為本發(fā)明的JFET器件制作完成(中間n區(qū)有肖特基接觸)后的原胞結(jié)構(gòu)示意圖；

圖11b為本發(fā)明的JFET器件制作完成(中間n區(qū)無肖特基接觸)后的原胞結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面，參考附圖，對本發(fā)明進(jìn)行更全面的說明，附圖中示出了本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以體現(xiàn)為多種不同形式，并不應(yīng)理解為局限于這里敘述的示例性實(shí)施例。而是，提供這些實(shí)施例，從而使本發(fā)明全面和完整，并將本發(fā)明的范圍完全地傳達(dá)給本領(lǐng)域的普通技術(shù)人員。

如圖2a、2b、2c、3a、3b和3c所示，本發(fā)明了提供了一種集成肖特基二極管的SiC JFET器件，該SiC JFET器件有源區(qū)的原胞結(jié)構(gòu)從下至上依次為漏極、SiC襯底、buffer層、n-漂移層、左右對稱設(shè)置的兩個(gè)p+阱層、n溝道層、從左至右依次對稱設(shè)置的p+區(qū)，n++區(qū)，p+區(qū)，p+區(qū)，n++區(qū)和p+區(qū)、從左至右依次對稱設(shè)置的源極，柵極，肖特基接觸，柵極和源極；其中，源極設(shè)置在的原胞結(jié)構(gòu)左右兩側(cè)相鄰的p+區(qū)和n++區(qū)上方，柵極設(shè)置在原胞結(jié)構(gòu)左右兩側(cè)的中部p+區(qū)上方，肖特基接觸設(shè)置在有源區(qū)中部分原胞結(jié)構(gòu)的中部n區(qū)上方，在其他部分原胞結(jié)構(gòu)的中部n區(qū)上方是介質(zhì)和柵極互聯(lián)金屬。本申請的原胞平面結(jié)構(gòu)可以是矩形、條形或六角形等多種結(jié)構(gòu)，肖特基二極管可以是分布在源區(qū)周圍的所有邊上，如圖2a所示；也可以是部分邊上，如圖2b所示。原胞的部分區(qū)域截面圖AA'如圖3a或3b所示，中間區(qū)域有肖特基接觸；原胞的其他部分區(qū)域截面圖BB'如圖3c所示，中間區(qū)域無肖特基接觸，而是介質(zhì)，在介質(zhì)上方淀積金屬形成原胞之間柵極互聯(lián)金屬。原胞的簡單并聯(lián)排列即形成一個(gè)器件的有源區(qū)。同時(shí)，器件結(jié)構(gòu)上還有相應(yīng)的電極、結(jié)終端區(qū)和劃片槽區(qū)。結(jié)終端結(jié)構(gòu)可以是場限環(huán)結(jié)構(gòu)、JTE結(jié)構(gòu)或其他結(jié)構(gòu)。這個(gè)為本行業(yè)工程師所熟知，在此不再贅述。

優(yōu)選地，本申請的n-漂移層的厚度可以為6-500μm，濃度可以為1E14-1E17cm^-3；n溝道層濃度可以為1E14-1E17cm^-3，厚度可以為0.7-4μm；p+阱區(qū)中心深度可以為0.5-5μm，層厚度可以為0.2-2μm，濃度可以為1E18-5E19cm^-3，p+阱之間的間隔可以為1.5-8μm，；源極p+濃度可以為1E19-5E20cm^-3,并且表面濃度可以比內(nèi)部濃度更高，以利于形成好的歐姆接觸；源極n++區(qū)濃度可以為1E19-5E20cm^-3，同樣表面濃度可以比內(nèi)部濃度更高，深度可以為0.2-1μm；柵極p+區(qū)濃度可以為1E19-5E20cm^-3,同樣的道理表面濃度可以比內(nèi)部濃度更高，深度可以為0.2-1μm；柵極p+區(qū)與p+阱區(qū)有一定的間隔，間隔根據(jù)摻雜濃度和閾值電壓的設(shè)計(jì)而定，使得在關(guān)斷情況下溝道耗盡，開啟情況下形成導(dǎo)電溝道；柵極p+區(qū)與肖特基接觸和源極n++區(qū)都有一定的間隔，約0.5-1.5μm之間，使得在最大柵電壓下不與源極和肖特基電極發(fā)生擊穿。

本申請中的源極與p+阱層電連接。在器件高反向偏置電壓下可以有效耗盡縱向?qū)щ奐FET區(qū)，改善器件的耐壓能力。同時(shí)也降低了肖特基區(qū)域的電場強(qiáng)度，增加了肖特基二極管的耐壓性能。

優(yōu)選的，柵極p+區(qū)之間的間隔比p+阱之間的間隔稍大。

源極與肖特基二極管電連接。在浪涌條件下，p+阱的空穴大量注入到漂移區(qū)，大大減少了導(dǎo)通電阻，因此能夠極大地提高肖特基二極管的浪涌能力。

SiC JFET器件有源區(qū)中原胞結(jié)構(gòu)的部分中間n區(qū)上部無肖特基接觸，而是介質(zhì)，在介質(zhì)上方淀積金屬形成原胞之間柵極互聯(lián)金屬。

本發(fā)明器件結(jié)構(gòu)的半導(dǎo)體材料可以是SiC，也可以是Si、GaN、GaO等其他半導(dǎo)體材料。

本發(fā)明還提供了一種制作集成肖特基二極管的SiC JFET器件的方法，該方法包括如下步驟：

1)在外延材料上做上掩膜，然后進(jìn)行離子注射直至形成左右對稱的兩個(gè)p+阱層，之后去除掩膜；在外延材料上做的掩膜為SiO₂掩膜。

2)利用二次外延的方式形成LJFET的溝道。

3)分別制作掩膜，用離子注入的方式分別形成源極n++和p+區(qū)、柵極p+區(qū)；制作掩膜的為光刻膠或介質(zhì)，n++區(qū)注入的為N或P離子，p+區(qū)注入的為Al離子。

4)再進(jìn)行離子注入，形成源極與p+阱層互聯(lián)的p+區(qū)，同時(shí)也形成場限環(huán)形式的p+環(huán)結(jié)終端結(jié)構(gòu)；然后進(jìn)行高溫退火，激活注入的離子；高溫退火前在器件表面淀積一層碳層進(jìn)行保護(hù)，退火后用等離子體刻蝕或熱氧化的方式去除該碳層。

5)進(jìn)行犧牲氧化，去掉表面的一層SiC層；再進(jìn)行熱氧化，表面生長一層SiO₂層進(jìn)行鈍化保護(hù)；在源電極窗口和柵電極窗口分別腐蝕掉SiO₂層，淀積歐姆接觸金屬，進(jìn)行退火，形成歐姆接觸；熱氧化生長的SiO₂層的厚度為10-100nm。同時(shí)也可以在熱生長SiO₂層上再用CVD方法生長一層介質(zhì)層，如SiO₂。

6)使用光刻、腐蝕工藝去除肖特基接觸窗口上的介質(zhì)；淀積金屬，并用光刻、腐蝕工藝去除肖特基接觸窗口和柵互聯(lián)窗口區(qū)域以外的金屬，并且這兩個(gè)窗口不連通；然后進(jìn)行快速退火，在肖特基窗口上與SiC形成肖特基接觸，在柵互聯(lián)窗口形成原胞之間柵極的互聯(lián)；肖特基接觸窗口上沉積的金屬為Ti、或Ti/Al，Ti/Ni兩層金屬或多層金屬，最下層金屬為Ti，厚度約200nm。

7)淀積厚鈍化層，并在源極、肖特基電極區(qū)域、柵電極壓塊區(qū)域開窗口；

8)做上厚的電極金屬，肖特基電極和源極互聯(lián)在一起為同一塊壓塊金屬，形成所有原胞的肖特基電極和源極的互聯(lián)，并與柵電壓塊隔離；便于器件應(yīng)用時(shí)的封裝。

下面結(jié)合具體實(shí)施例對本發(fā)明的制作方法作進(jìn)一步說明：

如圖4所示，在外延材料上，做上掩膜，如SiO₂掩膜，然后進(jìn)行離子注入形成p+阱層，再去除掩膜。

如圖5所示，再用二次外延的方式形成LJFET的溝道。二次外延方式形成的溝道寬度可以精確控制，同時(shí)溝道遷移率高，無離子注入帶來的缺陷。

如圖6所示，分別制作掩膜，用離子注入的方式分別形成源n++和p+區(qū)、柵p+區(qū)。注入的掩膜可以用光刻膠或介質(zhì)。n++區(qū)可以注入N或P離子，p+區(qū)注入Al離子。

如圖7所示，再進(jìn)行離子注入，形成源與p+阱互聯(lián)的p+區(qū)，同時(shí)也形成場限環(huán)形式的p+環(huán)結(jié)終端結(jié)構(gòu)。然后進(jìn)行高溫退火，激活注入的離子。高溫退火前需要在表面淀積一薄層碳層進(jìn)行保護(hù)，退火后用等離子體刻蝕或熱氧化的方式去除碳層。

如圖8所示，進(jìn)行犧牲氧化，去掉表面非常薄的一層SiC層。再進(jìn)行熱氧化，表面生長一層大約10-100nm厚的SiO2進(jìn)行鈍化保護(hù)。在源電極窗口和柵電極窗口分別腐蝕掉SiO₂，淀積歐姆接觸金屬，進(jìn)行退火，形成歐姆接觸。源、柵的歐姆接觸金屬可以用同一種金屬材料，如NiTiAl，同步進(jìn)行淀積、退火形成p+、n+歐姆接觸，減少工藝流程。

如圖9a和9b所示，使用光刻、腐蝕工藝去除肖特基接觸窗口上的介質(zhì)；淀積金屬，并用光刻、腐蝕工藝去除肖特基接觸窗口和柵互聯(lián)窗口區(qū)域以外的金屬，并且這兩個(gè)窗口不連通；然后進(jìn)行快速退火，在肖特基窗口上與SiC形成肖特基接觸，在柵互聯(lián)窗口形成原胞之間柵極的互聯(lián)；肖特基接觸窗口上沉積的金屬為Ti、或Ti/Al，Ti/Ni兩層金屬或多層金屬，最下層金屬為Ti，厚度約200nm。

如圖10a和10b所所示，淀積厚鈍化層，并在源極、肖特基電極區(qū)域、柵電極壓塊區(qū)域開窗口。

如圖11a和11b所所示，做上厚的電極金屬，便于器件應(yīng)用時(shí)的封裝。源與肖特基形成互聯(lián)，壓塊電極金屬在原胞上方，通過鈍化層進(jìn)行隔離。柵電極壓塊金屬在另一端引出。背面做上厚的電極金屬。最后做上第三鈍化層，并開窗口。原胞結(jié)構(gòu)如圖11a和11b所示，整個(gè)器件結(jié)構(gòu)由原胞并列得到，包括有源區(qū)和結(jié)終端區(qū)，為行業(yè)內(nèi)工程師所熟知，示意圖不再包含。

上面所述只是為了說明本發(fā)明，應(yīng)該理解為本發(fā)明并不局限于以上實(shí)施例，符合本發(fā)明思想的各種變通形式均在本發(fā)明的保護(hù)范圍之內(nèi)。