本發(fā)明屬于集成電路制造技術(shù)領(lǐng)域，具體涉及一種基于過渡金屬氧化物的選擇器的制備方法及該方法制備的選擇器。

背景技術(shù)：

半導(dǎo)體存儲(chǔ)器，根據(jù)其掉電是否能夠保持存儲(chǔ)信息，可以分為兩類：揮發(fā)性存儲(chǔ)器和非揮發(fā)性存儲(chǔ)器。隨著便攜式電子設(shè)備的普及，非揮發(fā)存儲(chǔ)器在存儲(chǔ)器市場(chǎng)中的份額也越來越大。當(dāng)前FLASH技術(shù)是非揮發(fā)存儲(chǔ)器市場(chǎng)的主流，然而FLASH技術(shù)正遇到一系列的瓶頸問題，比如操作電壓大，尺寸無法縮小，保持時(shí)間不夠長(zhǎng)等。阻變存儲(chǔ)器由于操作電壓低、非破壞性讀取、操作速度快和結(jié)構(gòu)簡(jiǎn)單、易于集成等優(yōu)點(diǎn)成為新型非揮發(fā)性存儲(chǔ)器的研究重點(diǎn)。而阻變存儲(chǔ)器陣列存在比較嚴(yán)重的串?dāng)_(Crosstalk)問題。以一個(gè)2×2的交叉存儲(chǔ)陣列為例(圖3)。假設(shè)坐標(biāo)為(1，1)的存儲(chǔ)器件處于高阻態(tài)(HRS)，其余三個(gè)相鄰器件(1，2)、(2，2)和(2，1)都處于低阻態(tài)(LRS)。如果在(1，1)器件所在字線(Word Line)上加電壓讀時(shí)，電壓會(huì)沿著低阻通道(2，1)→(2，2)→(1，2)進(jìn)行傳導(dǎo)，造成誤讀。讀到的(1，1，)器件的為低阻態(tài)(LRS)，而實(shí)際為高阻態(tài)(HRS)。這樣的串?dāng)_問題會(huì)隨著陣列的擴(kuò)大而更加嚴(yán)重，嚴(yán)重影響了RRAM存儲(chǔ)器的可靠性，阻礙其邁向應(yīng)用。

解決串?dāng)_問題的方法有集成MOS管的阻變存儲(chǔ)器(1T1R結(jié)構(gòu))、外界二極管的阻變存儲(chǔ)器(1D1R結(jié)構(gòu))和串聯(lián)一個(gè)選擇器的阻變存儲(chǔ)器(1S1R結(jié)構(gòu))。1T1R結(jié)構(gòu)中，存儲(chǔ)單元的面積主要取決于晶體管的面積，無法發(fā)揮RRAM結(jié)構(gòu)簡(jiǎn)單器件面積小的優(yōu)點(diǎn)，1D1R相對(duì)1S1R來說在限制串?dāng)_電流方面能力偏弱。1S1R結(jié)構(gòu)是目前比較理想的解決串?dāng)_問題的結(jié)構(gòu)。

但目前報(bào)道的選擇器多不能CMOS兼容，且少有兼有高電流密度、高選擇比、高耐久性等優(yōu)點(diǎn)的。而且均一性不好使現(xiàn)存大部分選擇器所存在的問題。對(duì)于RRAM陣列解決串?dāng)_問題并且走上應(yīng)用而言，一個(gè)高性能的均一性可靠性良好并且可以和標(biāo)準(zhǔn)CMOS工藝兼容的選擇器是非常重要的。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是克服RRAM陣列中的串?dāng)_問題。

為解決上述技術(shù)問題，本發(fā)明提出一種基于過渡金屬氧化物的選擇器的制備方法，包括如下步驟：

S1、在晶體管上形成鎢栓塞；

S2、以鎢栓塞作為下電極，并在鎢栓塞上制備過渡金屬層；

S3、氧化過渡金屬層，使之轉(zhuǎn)化為過渡金屬氧化物層；

S4、在過渡金屬氧化物上沉積上電極，圖形化上電極和過渡金屬氧化物。

根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，所述過渡金屬為Ta、Ti、Zr、Hf、Nb中的至少一種。

根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，所述過渡金屬層的厚度為2nm至8nm。

根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，所述步驟S3通過退火處理使過渡金屬層轉(zhuǎn)化為過渡金屬氧化物層。

根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，在等離子氧環(huán)境中進(jìn)行所述退火處理。

根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，所述退火處理的條件為：溫度在350攝氏度至400攝氏度、時(shí)間為60秒至400秒。

根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，所形成的過渡金屬氧化物具有梯形能帶。

根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，所述上電極為Pt、W、Ru、Al、TiN、TaN、IrO₂、ITO、IZO中的至少一種。

本發(fā)明還提出由上述基于過渡金屬氧化物的選擇器的制備方法所制備的基于過渡金屬氧化物的選擇器。優(yōu)選地，該阻變存儲(chǔ)器具有1S1R結(jié)構(gòu)。

本發(fā)明還提出一種阻變存儲(chǔ)器，包括所述的基于過渡金屬氧化物的選擇器。

從上述技術(shù)方案來看，本發(fā)明有以下有益效果：

1、本發(fā)明，制備工藝簡(jiǎn)單，工藝成本低，有利于存儲(chǔ)器的集成。

2、本發(fā)明能夠?yàn)?S1R結(jié)構(gòu)雙極性阻變存儲(chǔ)器提供雙向整流器件，抑制讀串?dāng)_。

3、本發(fā)明能夠?yàn)?S1R結(jié)構(gòu)雙極性阻變存儲(chǔ)器提供較高的電流密度和較高的選擇比，有利于RRAM的更大規(guī)模的集成。

4、本發(fā)明能夠?yàn)?S1R結(jié)構(gòu)雙極性阻變存儲(chǔ)器提供與標(biāo)準(zhǔn)CMOS工藝兼容的選擇器，便于工業(yè)化生產(chǎn)。

5、本發(fā)明能夠?yàn)?S1R結(jié)構(gòu)雙極性阻變存儲(chǔ)器提供超高均一性的選擇器，降低了電路設(shè)計(jì)的難度，便于工業(yè)化生產(chǎn)和應(yīng)用。

附圖說明

圖1是本發(fā)明提供的選擇器的制備方法示意圖；

圖2至圖5是選擇器的制備方法過程示意圖；

圖6是本發(fā)明提供的選擇器的原理示意圖；

圖7是本發(fā)明提供的選擇器的的電流電壓曲線實(shí)測(cè)圖；

圖8是本發(fā)明提供的選擇器的和阻變器件串聯(lián)后的電流電壓曲線實(shí)測(cè)圖。

具體實(shí)施方式

本發(fā)明提出的基于過渡金屬氧化物的選擇器的制備方法包括如下步驟：

S1、在晶體管上形成鎢栓塞。

該步驟可采用準(zhǔn)的CMOS工藝形成鎢栓塞，具體包括形成鎢栓塞孔洞、沉積擴(kuò)散阻擋層、利用PECVD工藝填充孔洞及化學(xué)機(jī)載拋光等工藝。

S2、以鎢栓塞作為下電極，并在鎢栓塞上制備過渡金屬層。

該步驟在鎢栓塞上可通過磁控濺射生長(zhǎng)過渡金屬層，其中過渡金屬可以采用Ta、Ti、Zr、Hf、Nb等，厚度為2nm至8nm。由于本發(fā)明下電極為鎢栓塞，不需要特別制備下電極。

S3、氧化過渡金屬層，使之轉(zhuǎn)化為過渡金屬氧化物層。

該步驟可通過對(duì)器件進(jìn)行退火處理來形成過渡金屬氧化物。所述退火環(huán)境可以為等離子氧，退火的溫度為350度至400度(CMOS工藝兼容)。退火時(shí)間依過渡金屬的厚度而定(越厚時(shí)間越長(zhǎng))，以8nm為例氧化溫度為400度的情況下退火時(shí)間為300s。

S4、在過渡金屬氧化物上沉積上電極。

所述上電極材料可以為W、Ru、Al、Ti等材料，也可以是導(dǎo)電金屬化合物，如TiN、TaN、IrO₂、ITO、IZO。上電極材料可以通過電子束蒸發(fā)、化學(xué)氣相沉積、脈沖激光沉積、原子層沉積、濺射方法中的一種制備完成。其厚度一般為30nm～200nm。

該步驟后續(xù)還可包括圖形化上電極和過渡金屬氧化物的步驟。

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明。在圖中，為了清楚放大了層和區(qū)域的厚度，但作為示意圖不應(yīng)該被認(rèn)為嚴(yán)格反映了幾何尺寸的比例關(guān)系。

在此參考圖是本發(fā)明的理想化實(shí)施例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示的區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如干法刻蝕得到的曲線通常具有彎曲或圓潤(rùn)的特點(diǎn)，但在本發(fā)明實(shí)施例圖示中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為限制本發(fā)明的范圍。

圖1所示為本發(fā)明提供的基于過渡金屬氧化物的選擇器的制備方法的流程示意圖。同時(shí)，圖2至圖5則分別示意了該電阻型存儲(chǔ)器的制備方法在各步驟時(shí)的示意結(jié)構(gòu)。以下結(jié)合圖1至圖5詳細(xì)說明電阻型存儲(chǔ)器的制造方法。

如圖所示，本發(fā)明的實(shí)施例的制備方法主要包括：

S1、在晶體管上形成鎢栓塞。

該步驟采用標(biāo)準(zhǔn)CMOS工藝制備鎢栓塞。具體包括如下分步驟：

S11、通過光刻、刻蝕工藝在MOS器件上方形成鎢栓塞孔洞。

S12、在鎢栓塞孔洞內(nèi)沉積擴(kuò)散阻擋層，在該實(shí)施例中為Ti/TiN合層或Ti層、TiN層，厚度范圍為3nm～50nm。

S13、采用PECVD工藝在孔洞內(nèi)填滿金屬鎢，鎢的厚度為50～5000nm；

S14、對(duì)鎢栓塞表面經(jīng)過化學(xué)機(jī)械拋光。

圖2的a部分展示了經(jīng)過常規(guī)CMOS工藝進(jìn)行到鎢栓塞結(jié)束后的剖面圖。后續(xù)的工藝步驟是在圖2的b部分所示鎢栓塞21上表面進(jìn)行的。

S2、以鎢栓塞作為下電極，并在鎢栓塞上制備過渡金屬層。

該步驟在鎢栓塞21上可通過磁控濺射生長(zhǎng)過渡金屬層22，其中過渡金屬可以采用Ta、Ti、Zr、Hf、Nb等，厚度為2nm至8nm。由于本發(fā)明下電極為鎢栓塞，不需要特別制備下電極。

S3、氧化過渡金屬層，使之轉(zhuǎn)化為過渡金屬氧化物層。

在該步驟中，如圖4所示，通過對(duì)器件在等離子氧環(huán)境中退火處理，使過渡金屬層轉(zhuǎn)化為過渡金屬氧化物層。其退火條件為：(1)溫度在350攝氏度至400攝氏度。(2)時(shí)間為60秒至400秒(依氧化溫度和過渡金屬的厚度而定)。(3)氛圍：等離子氧氣。過渡金屬氧化物在等離子氧的環(huán)境中快速退火迅速被氧化，氧化的過程由外及內(nèi)，表面氧化比較徹底得到完全氧化的過渡金屬氧化物，離表面越遠(yuǎn)的地方低價(jià)態(tài)的過渡金屬氧化物出現(xiàn)。由于不同組分的過渡金屬氧化物禁帶寬度不同(氧化越充分禁帶寬度越寬)，形成了梯形能帶。

圖6顯示了過渡金屬氧化物層的能帶圖。如圖所示，過渡金屬氧化物層的能帶為梯形，這樣的能帶結(jié)構(gòu)導(dǎo)致了非線性的電流電壓的關(guān)系。如圖6的a圖所示，在加正向電壓時(shí)，電壓比較小時(shí)主要以隧穿電流為主，由于器件厚度比較厚隧穿電流很小，當(dāng)正向電流比較大時(shí)，電流以熱電子激發(fā)為主電流突然增大，形成了高非線性。如圖6的b圖所示，在加反向電壓時(shí)，由于勢(shì)壘比較高，熱電子激發(fā)電流比較小，所以反向電流密度小于正向電流密度。

S4、在過渡金屬氧化物上沉積上電極。

在該實(shí)施例中，如圖5所示，上電極25采用Pt、W、Ru、Al或?qū)щ娊饘倩衔颰iN、TaN、IrO₂、ITO、IZO中的至少一種。在構(gòu)圖形成上電極的步驟中，可以采用半導(dǎo)體常規(guī)工藝光刻和刻蝕完成。

圖7展示了本發(fā)明的基于過渡金屬氧化物的選擇器的一個(gè)實(shí)施例的電流電壓曲線實(shí)測(cè)圖。對(duì)器件進(jìn)行了電壓掃面1000次，可以看到器件的均一性非常好。

圖8展示了本發(fā)明提供的阻變器件的一個(gè)實(shí)施例的電流電壓曲線實(shí)測(cè)圖，證明該器件可以正常工作在1S1R結(jié)構(gòu)的陣列中，作為一個(gè)實(shí)例展示了類型選擇器的基本性質(zhì)。

綜合上述可知，本發(fā)明利用PECVD對(duì)過渡金屬進(jìn)行氧化形成過渡金屬氧化物，隨后生長(zhǎng)上電極。本發(fā)明的基于過渡金屬氧化物的選擇器能夠提供較高的的電流密度，有很好的均一性，形成1S1R結(jié)構(gòu)能有效抑制阻變存儲(chǔ)器陣列中的串?dāng)_現(xiàn)象，在不增加存儲(chǔ)單元面積的情況下有效提高存儲(chǔ)密度，提高器件集成度。此外本發(fā)明用于阻變存儲(chǔ)器的選擇器具有結(jié)構(gòu)簡(jiǎn)單，易集成，成本低，均一性好，CMOS工藝兼容等優(yōu)點(diǎn)，有利于本發(fā)明的廣泛推廣應(yīng)用。

以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。