本發(fā)明涉及半導(dǎo)體,尤其涉及一種基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sicmosfet器件及制備方法。
背景技術(shù):
1、相比硅材料,碳化硅(silicon?carbide,?sic)材料具有更寬的禁帶寬度、更高的臨界電場(chǎng)、更快的載流子飽和漂移速度和更高的熱導(dǎo)率。這些優(yōu)越特性使sic成為制備高壓電力電子器件的理想材料,廣泛應(yīng)用于大功率、高溫、高壓及抗輻照等電力電子領(lǐng)域,展現(xiàn)出廣闊的應(yīng)用前景。
2、sic?mosfet是一種柵控型器件,具有單極輸運(yùn)工作機(jī)制的特點(diǎn),無(wú)電荷存儲(chǔ)效應(yīng)。與雙極性器件相比,它能實(shí)現(xiàn)更低的開(kāi)關(guān)損耗和更高的頻率特性。其低導(dǎo)通電阻和優(yōu)異的高溫特性,使sic?mosfet成為新一代低損耗功率器件中極具競(jìng)爭(zhēng)力的選擇。
3、然而,溝槽型sic?mosfet的發(fā)展受限于工藝水平和柵氧的可靠性問(wèn)題。溝槽的形成對(duì)刻蝕工藝有極高的要求:一方面,刻蝕方法影響側(cè)壁表面的粗糙度;另一方面,刻蝕角度決定了溝道晶面和柵槽拐角的形狀,進(jìn)而影響溝道遷移率和柵氧可靠性。在溝槽型sicmosfet中,柵槽位于耐壓漂移區(qū)內(nèi),在阻斷狀態(tài)下,溝槽拐角處容易出現(xiàn)電場(chǎng)集中現(xiàn)象,使柵氧電場(chǎng)峰值遠(yuǎn)超sio2材料的臨界擊穿電場(chǎng),增加?xùn)叛跆崆皳舸┑娘L(fēng)險(xiǎn)。
4、為緩解溝槽拐角的電場(chǎng)集中效應(yīng),通常在柵槽刻蝕后于槽底引入p型屏蔽層。通過(guò)這一設(shè)計(jì),器件擊穿時(shí)電場(chǎng)峰值從柵氧化層轉(zhuǎn)移至由p型屏蔽層和n型漂移區(qū)組成的pn結(jié),從而提高柵氧的可靠性。p型屏蔽層可采用浮空或接地兩種方式,其中接地方式可以更有效地提升柵氧可靠性,但其工藝實(shí)現(xiàn)難度較高。因此,如何設(shè)計(jì)出一種既能優(yōu)化p型屏蔽層接地工藝又能保證高可靠性的sic?mosfet結(jié)構(gòu),成為亟待解決的重要課題。
技術(shù)實(shí)現(xiàn)思路
1、針對(duì)以上技術(shù)問(wèn)題,本發(fā)明提出一種基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sic?mosfet器件及制備方法,在mosfet器件中設(shè)計(jì)倒t型p+屏蔽層,實(shí)現(xiàn)p+屏蔽層與源極的直接接觸,同時(shí)設(shè)計(jì)上下左右對(duì)稱(chēng)的分裂柵結(jié)構(gòu),減少柵極與漏極的交疊面積,降低兩者間的耦合效應(yīng),減少器件開(kāi)關(guān)損耗。另外,引入多級(jí)電流擴(kuò)展層,擴(kuò)大電子的導(dǎo)通路徑,增加電子濃度,提升器件的熱性能和可靠性。
2、為達(dá)到上述目的,本發(fā)明采用的技術(shù)方案如下:
3、第一方面,本發(fā)明提供一種基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sic?mosfet器件的制備方法,包括:
4、?s1、制備sic襯底,在所述sic襯底表面生長(zhǎng)外延層,以及,在所述外延層中形成p+屏蔽層和對(duì)稱(chēng)的電流擴(kuò)展層;
5、?s2、在經(jīng)s1處理后的外延層表面繼續(xù)生長(zhǎng)sic外延層,通過(guò)高能離子注入延伸所述p+屏蔽層,并在所述電流擴(kuò)展層表面生成對(duì)稱(chēng)的p井區(qū)、n+區(qū)和p+區(qū);
6、?s3、對(duì)所述p+屏蔽層進(jìn)行刻蝕,使所述p+屏蔽層形成倒t結(jié)構(gòu);
7、?s4、在所述s3刻蝕后的溝槽內(nèi)沉積氧化物和多晶硅,形成對(duì)稱(chēng)的分裂柵和柵極;
8、?s5、生成源極和漏極。
9、優(yōu)選的,所述s1具體實(shí)現(xiàn)過(guò)程包括:
10、選取n型摻雜的4h-sic襯底,通過(guò)mocvd同質(zhì)外延的方式在所述4h-sic襯底上生長(zhǎng)外延層;
11、將所述外延層經(jīng)過(guò)清洗、涂膠、光刻和顯影處理后,在所述外延層表面左右對(duì)稱(chēng)進(jìn)行高能離子注入形成對(duì)稱(chēng)的電流擴(kuò)展層,以及在所述外延層表面中心進(jìn)行高能離子注入在對(duì)稱(chēng)的電流擴(kuò)展層之間形成p+屏蔽層;
12、?所述4h-sic襯底摻雜元素為氮或磷,摻雜濃度為1×1018~1×1020cm-3,厚度為10-12?um,寬度為2-6?um;
13、?所述外延層為n型摻雜,摻雜元素為氮或磷,摻雜濃度為1×1015~1×1016cm-3,厚度為6-15?um,寬度為2-6?um;
14、?所述p+屏蔽層為p型摻雜,摻雜元素為鋁或硼,摻雜濃度為1×1019?~1×1020cm-3,厚度為0.2-1.5?um,寬度為0.2-1.5?um;
15、所述電流擴(kuò)展層為n型摻雜,摻雜元素為氮或磷,摻雜濃度為1×1015~1×1017cm-3。
16、優(yōu)選的,所述電流擴(kuò)展層為階梯型電流擴(kuò)展層,包括五層,均為n型摻雜;
17、所述電流擴(kuò)展層的注入方式為:
18、?從所述外延層表面的最左側(cè)和最右側(cè)采用高能離子對(duì)稱(chēng)注入,摻雜元素為氮或磷,摻雜濃度為1×1015~1×1017cm-3,各層厚度為0.1-0.4?um,寬度為0.1-1?um;
19、注入過(guò)程中,從上至下,各層厚度相同,摻雜元素相同,摻雜濃度逐層減小,寬度逐層縮小,最終形成階梯結(jié)構(gòu)。
20、優(yōu)選的,所述s2具體實(shí)現(xiàn)過(guò)程包括:
21、在經(jīng)s1處理后的外延層表面通過(guò)沉積sic材料的方法繼續(xù)生長(zhǎng)sic外延層;
22、進(jìn)行清洗、涂膠、光刻和顯影處理,從所述sic外延層表面中心點(diǎn)進(jìn)行高能離子注入,繼續(xù)生長(zhǎng)p+屏蔽層;
23、從所述sic外延層表面最左側(cè)和最右側(cè)對(duì)稱(chēng)注入高能離子,在所述電流擴(kuò)展層表面形成等寬的p井區(qū);
24、從所述sic外延層表面最左側(cè)和最右側(cè)對(duì)稱(chēng)注入高能離子,在所述p井區(qū)表面形成p+區(qū);
25、從所述sic外延層表面p+區(qū)邊緣位置對(duì)稱(chēng)注入高能離子,在p井區(qū)表面且與p+區(qū)相鄰形成n+區(qū),且所述p+區(qū)和n+區(qū)總寬度與所述p井區(qū)寬度相同;
26、?所述sic外延層摻雜元素為氮或磷,摻雜濃度為1×1015~1×1016cm-3,厚度為1-3um,寬度為2-6?um;
27、?繼續(xù)生長(zhǎng)的所述p+屏蔽層摻雜元素為鋁或硼,摻雜濃度為1×1019~1×1020cm-3,厚度為0.2-0.5?um;
28、?所述p井區(qū)為p型摻雜,摻雜元素為鋁或硼,摻雜濃度為1×1018?~1×1020cm-3,厚度為0.2-1?um;
29、?所述p+區(qū)為p型摻雜,摻雜元素為鋁或硼,摻雜濃度為1×1018?~1×1020cm-3,厚度為0.2-0.4?um,寬度為0.3-0.5?um;
30、?所述n+區(qū)為n型摻雜,摻雜元素為氮或磷,摻雜濃度為1×1018?~1×1020cm-3,厚度與所述p+區(qū)一致,寬度為0.4-0.7?um。
31、優(yōu)選的,所述s3具體實(shí)現(xiàn)過(guò)程包括:
32、對(duì)經(jīng)s2處理后的sic外延層進(jìn)行清洗、涂膠、光刻和顯影操作,對(duì)p+區(qū)、n+區(qū)以及不需要刻蝕的p+屏蔽層使用光刻膠進(jìn)行保護(hù),然后在所述sic外延層上刻蝕形成溝槽;
33、所述溝槽從所述sic外延層表面且位于n+區(qū)的一側(cè)向下刻蝕,兩側(cè)對(duì)稱(chēng),使刻蝕后的p+屏蔽層形成倒t形;
34、?刻蝕的溝槽寬度為0.2-0.4?um,厚度為1-2?um。
35、優(yōu)選的,所述s4具體實(shí)現(xiàn)過(guò)程包括:
36、對(duì)經(jīng)s3處理后的sic外延層進(jìn)行清洗、涂膠、光刻和顯影;
37、?在所述溝槽底部沉積氧化物,沉積厚度為0.05-0.1?um;
38、?在所述溝槽側(cè)壁沉積氧化物,沉積厚度為0.05-0.1?um;
39、?在所述溝槽內(nèi)進(jìn)行多晶硅沉積,沉積厚度為0.3-1?um,形成分裂柵;
40、?在所述溝槽內(nèi)繼續(xù)進(jìn)行氧化物沉積,沉積厚度為0.05-0.1?um;
41、?在所述溝槽內(nèi)進(jìn)行第二次多晶硅沉積,形成柵極,沉積厚度為0.6-1?um;
42、對(duì)所述柵極上方進(jìn)行氧化物沉積,使沉積的氧化層與sic外延層表面平齊。
43、優(yōu)選的,所述s5具體實(shí)現(xiàn)過(guò)程包括:
44、?對(duì)所述p+屏蔽層進(jìn)行刻蝕,形成源極溝槽;刻蝕厚度為0.6-1?um;
45、?在所述源極溝槽內(nèi)和所述sic外延層的頂部沉積金屬層,形成源極;沉積金屬層厚度為2?um,尺寸為2?um?×?3?um;
46、在所述sic襯底背面沉積金屬,形成漏極。
47、第二方面,本發(fā)明提供一種基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sic?mosfet器件,采用上述的基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sic?mosfet器件的制備方法制備而成。
48、本發(fā)明的有益效果為:
49、(1)本發(fā)明提供一種基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sic?mosfet器件,設(shè)計(jì)倒t型p+屏蔽層,實(shí)現(xiàn)p+屏蔽層與源極的直接接觸,接地的p+屏蔽層能夠促進(jìn)耗盡層的擴(kuò)展,使電場(chǎng)在耗盡層中分布更均勻,有效緩解電場(chǎng)集中效應(yīng),避免器件過(guò)早擊穿。
50、(2)本發(fā)明提供的基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sic?mosfet器件設(shè)計(jì)上下左右對(duì)稱(chēng)的分裂柵結(jié)構(gòu),減少柵極與漏極的交疊面積,降低兩者間的耦合效應(yīng),從而提升器件的開(kāi)關(guān)速率。
51、(3)本發(fā)明提供的基于對(duì)稱(chēng)性分裂柵結(jié)構(gòu)的溝槽型sic?mosfet器件引入多級(jí)電流擴(kuò)展層,擴(kuò)大電子的導(dǎo)通路徑,增加電子濃度。電流擴(kuò)展層能夠有效分散電流,避免其在某一特定區(qū)域集中流動(dòng),減少熱點(diǎn)形成,從而提升器件的熱性能和可靠性。