進行表面處理工藝的方法和半導體器件及其制造方法
【技術領域】
[0001]本發(fā)明涉及進行表面處理工藝的方法、利用表面處理制造半導體器件的方法以及通過該方法制造的半導體器件。
【背景技術】
[0002]根據具有MOS晶體管的有源區(qū)的半導體器件的小型化，MOS晶體管的有源區(qū)的尺寸已經逐漸減小。由此，MOS晶體管的溝道長度也已經減小。如果MOS晶體管的溝道長度變得更小，會發(fā)生短溝道效應(SCE)并且MOS晶體管的操作性能會受損失。
[0003]因此，已經進行了不同的研宄以增大MOS晶體管的操作性能，即使MOS晶體管的有源區(qū)的尺寸已經減小。這些研宄之一是采用具有鰭型有源區(qū)的鰭型場效應晶體管(FinFET)。一般地，鰭型有源區(qū)可以通過使用蝕刻工藝局部地蝕刻基板而形成在半導體器件的基板上。結果，基板會被蝕刻工藝損壞，基板的表面粗糙度會增大。如果表面粗糙度沒有被治愈(cured)，則MOS晶體管的操作性能受損失。

【發(fā)明內容】

[0004]發(fā)明構思的一方面提供利用表面處理制造半導體器件的方法和由該方法制造的半導體器件。根據某些實施方式，該方法可以包括在半導體器件的基板上進行表面處理。
[0005]在一個示例實施方式中，該方法可以包括:提供具有上表面的基板，該上表面具有均方根平均粗糙度；和利用包含惰性氣體和氫氣中至少一個的等離子體氣體在基板的上表面上進行表面處理，以減小均方根平均粗糙度。表面處理可以在小于或等于大約700°C的溫度下進行。
[0006]在表面處理工藝之后，基板的均方根平均粗糙度可以小于或等于大約2nm。
[0007]表面處理可以在小于或等于大約999Torr的壓力和大約IkW至大約5kW的功率下進行。
[0008]可以通過使用直接型等離子體、遠程等離子體、射頻等離子體、微波等離子體、感應耦合等離子體、電容耦合等離子體和電子回旋共振等離子體中的至少一個產生等離子體氣體。
[0009]惰性氣體可以包括氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)和氡(Rn)中的至少
—個°
[0010]基板可以還包括從基板的上表面突出的鰭。該鰭可以具有頂表面和側壁。鰭的頂表面和側壁可以具有表面粗糙度。鰭的側壁可以在表面處理之前具有傾斜的形狀，并且可以在表面處理之后變形為基本垂直于鰭的頂表面。
[0011]進行表面處理的方法可以包括:進行第一表面處理子工藝以減小鰭的表面粗糙度；和進行第二表面處理子工藝以將鰭的側壁變形為基本垂直于鰭的上表面。
[0012]可以利用氦氣等離子體氣體在大約5Torr至大約25Torr的壓力、大約2kW至大約4kff的功率、和大約300°C至大約500°C的溫度下進行第一表面處理子工藝。
[0013]可以利用氫氣等離子體在小于或等于大約ITorr的壓力、大約2kW至大約4kW的等離子體功率、和大約300°C至大約500°C的溫度下進行第二表面處理子工藝。
[0014]在發(fā)明構思的另一示例實施方式中，一種半導體器件的制造方法可以包括:在基板中形成多個溝槽和多個突出部分，每個突出部分設置在兩個溝槽之間、包括頂表面和至少兩個側壁并包括有源區(qū)，每個側壁延伸到該頂表面；在多個溝槽中形成器件隔離層，該器件隔離層暴露多個突出部分的頂表面和多個突出部分的側壁的上部；和在突出部分的暴露表面上進行第一等離子體處理工藝?？梢岳冒栊詺怏w和氫氣中至少一個的等離子體氣體在小于或等于大約700°C的溫度下進行第一等離子體處理工藝。
[0015]該方法可以還包括在形成器件隔離層之前，在基板中的多個溝槽的表面上進行第二等離子體處理工藝。
[0016]每個突出部分可以是鰭型有源區(qū)。
[0017]該方法可以還包括:在鰭型有源區(qū)的表面上進行清潔工藝，以及在鰭型有源區(qū)的表面上形成柵介電層。
[0018]該突出部分包括第一鰭型有源區(qū)和第二鰭型有源區(qū)，該方法可以還包括:在鰭型有源區(qū)的第一鰭型有源區(qū)的表面上形成第一柵介電層；在第一柵介電層上形成具有上表面和側壁的第一柵電極圖案，該第一柵電極圖案交叉第一鰭型有源區(qū)并且局部地覆蓋第一鰭型有源區(qū)的上表面和側壁；通過蝕刻每個鰭型有源區(qū)的一部分和基板的鄰近于鰭型有源區(qū)的該部分的每個的部分，形成多個凹進區(qū)；和在多個凹進區(qū)中形成源/漏極外延層。
[0019]該方法可以還包括在形成源/漏極外延層之前，在多個凹進區(qū)的表面上進行第二等離子體處理工藝。
[0020]該方法可以還包括:在源/漏極外延層上形成層間介電層，該層間介電層覆蓋第一柵電極圖案的側壁而不覆蓋第一柵電極圖案的上表面；通過去除第一柵電極圖案和第一柵介電層，暴露第一鰭型有源區(qū)的上表面和側壁；在第一鰭型有源區(qū)的上表面和側壁上進行等離子體處理；在第一鰭型有源區(qū)的上表面和側壁上形成第二柵介電層；和在第二柵介電層上形成包括金屬的第二柵電極圖案。
[0021]該方法可以還包括:形成穿過層間介電層的接觸孔，以暴露源/漏極外延層；在接觸孔的底部形成金屬硅化物層；和在金屬硅化物層上形成填充接觸孔的插塞。
[0022]基板可以包括低壓晶體管區(qū)和高壓晶體管區(qū)，其中鰭型有源區(qū)可以包括形成在低壓晶體管區(qū)中的第一鰭和形成在高壓晶體管區(qū)中的第二鰭。該方法可以還包括:在第一鰭上形成第一柵介電層和在第二鰭上形成第二柵介電層；在第一柵介電層和第二柵介電層上形成具有上表面和側壁的犧牲層圖案；在犧牲層圖案的側壁上形成暴露出犧牲層圖案的上表面的層間介電層；去除犧牲層圖案以暴露第一柵介電層和第二柵介電層；去除第一柵介電層以暴露第一鰭；在第一鰭上進行第二等離子體處理工藝；在第一鰭上形成高k介電層；和在高k介電層上形成柵電極層。
[0023]第一等離子體處理可以在小于或等于大約999Torr的壓力和大約IkW至大約5kW的功率下進行。
[0024]在一個實施方式中，第一等離子體處理工藝包括第一子工藝和第二子工藝，該第一子工藝用于減小突出部分的暴露表面的粗糙度并且在大約5Torr和25Torr之間的壓力下利用包括惰性氣體的等離子體氣體進行，該第二子工藝用于改變突出部分的側壁與器件隔離層的頂表面之間的角度并且在小于大約IT0rr的壓力下利用包括氫的等離子體氣體進行。
[0025]可以通過使用直接型等離子體、遠程等離子體、射頻等離子體、微波等離子體、感應耦合等離子體、電容耦合等離子體和電子回旋共振等離子體中的至少一個產生等離子體氣體。
[0026]惰性氣體可以包括氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)和氡(Rn)中的至少
—個°
[0027]在另一實施方式中，一種半導體器件的制造方法，包括:提供基板；蝕刻該基板以形成多個溝槽，每個溝槽具有兩個相對的側壁表面和在該溝槽的底部處的上表面；在該溝槽中進行第一等離子體處理工藝以減小溝槽的表面的表面粗糙度；形成器件隔離層，該器件隔離層覆蓋溝槽的底部處的上表面和溝槽的側壁表面的下部分；在基板的鰭部分上進行第二等離子體處理工藝，每個鰭部分包括基板的暴露的頂表面和在溝槽的側壁表面的上部分處的暴露的相對側壁表面，以減小這些表面的表面粗糙度；在基板的第一鰭部分的表面上形成第一柵介電層；和在第一柵介電層上形成具有上表面和側壁的第一柵電極圖案，該第一柵電極圖案交叉第一鰭部分并且局部地覆蓋第一鰭部分的頂表面和側壁。
[0028]該方法可以還包括:通過蝕刻第一鰭部分的一部分，在第一柵電極圖案的任一側上形成凹進區(qū)；和在每個凹進區(qū)中形成源/漏極外延層。
[0029]該方法可以還包括:在每個凹進區(qū)中形成源/漏極外延層之前，進行第三等離子體處理工藝以減小在第一柵電極圖案的任一側上的凹進區(qū)的表面粗糙度。
[0030]在一個實施方式中，由于第一、第二和第三等離子體處理工藝，在其上進行了等離子體處理工藝的每個相應基板表面具有大約2nm或更小的均方根平均粗糙度。
[0031]在一個實施方式中，第一、第二和第三等離子體處理工藝的每個包括在小于或等于大約700°C的溫度下利用包含惰性氣體和氫氣中至少一個的等離子體氣體。
[0032]此外，第一、第二、或第三等離子體處理工藝中至少一個可以包括第一和第二子工藝，該第一子工藝利用第一氣體并且在第一壓力下進行，該第二子工藝利用不同的第二氣體并且在第二壓力下進行，該第二壓力至少5倍地小于第一壓力。
[0033]第一氣體可以是惰性氣體，第二氣體可以是氫氣。
[0034]在發(fā)明構思的又一示例實施方式中，一種半導體器件可以包括:基板，包括高壓晶體管區(qū)和低壓晶體管區(qū)；第一柵介電層，在基板上的所述高壓晶體管區(qū)中；第一柵電極圖案，在第一柵介電層上；第二柵介電層，在基板上的低壓晶體管區(qū)中；第二柵電極圖案，在第二柵介電層上；基板的鄰接第一柵介電層的第一均方根平均粗糙度；和基板的鄰接第二柵介電層的第二均方根平均粗糙度。第二均方根平均粗糙度可以小于第一均方根平均粗糙度。
[0035]第一和第二均方根平均粗糙度可以小于大約2nm。
[0036]該半導體器件可以還包括:在高壓晶體管區(qū)中從基板突出的第一鰭，該第一鰭具有第一上表面和第一側壁；在低壓晶體管區(qū)中從基板突出的第二鰭，該第二鰭具有第二上表面和第二側壁。第一柵介電層可以鄰接第一上表面和第一側壁。第二柵介電層可以鄰接第二上表面和第二側壁。第一上表面和第一側壁可以具有第一表面粗糙度，第二上表面和第二側壁可以具有小于該第一表面粗糙度的第二表面粗糙度。
[0037]該半導體器件可以還包括鄰接第一鰭和第二鰭的下側壁的器件隔離膜。第一鰭和第二鰭鄰接器件隔離膜的第一均方根平均粗糙度和第二均方根平均粗糙度可以分別小于大約2nm。
[0038]該半導體器件可以還包括在鄰近于第一柵電極圖案的第一鰭上的第一源/漏極外延層和在鄰近于第二柵電極圖案的第二鰭上的第二源/漏極外延層。
[0039]在發(fā)明構思的又一示例實施方式中，一種半導體器件可以包括:從基板突出的鰭，該鰭具有上表面、下側壁、和上側壁；在基板上的器件隔離膜，該器件隔離膜具有上表面并且覆蓋鰭的下側壁；和形成在鰭的上側壁與下側壁之間的內部角。該內部角可以大于180。。
[0040]半導體器件可以還包括在鰭的上表面處的第一寬度和在鰭的中間部分處的第二寬度，該鰭的中間部分具有與器件隔離膜的上表面基本相同的水平。第一寬度可以與第二寬度基本相同。
[0041]半導體器件可以還包括在鰭的底部處的第一寬度和在鰭的中間部分處的第二寬度，該鰭的中間部分具有與器件隔離膜的上表面基本相同的水平。第二寬度可以小于第一寬度。
【附圖說