晶體管的形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種晶體管的形成方法。
【背景技術(shù)】
[0002] 隨著集成電路的飛速發(fā)展，SiOdt為傳統(tǒng)的柵介質(zhì)將不能滿足CMOS器件高集成 度的要求，需要一種高K介質(zhì)材料來替代傳統(tǒng)的Si02。但是，在應(yīng)用中，多晶硅與高K介質(zhì) 材料的結(jié)合會出現(xiàn)許多問題，例如，多晶硅耗盡效應(yīng)、過高的柵電阻等，因此，現(xiàn)在通常采用 金屬柵極替代多晶硅柵電極。目前，通常采用后柵技術(shù)形成金屬柵極，后柵技術(shù)是在基底上 進(jìn)行源/漏區(qū)離子注入操作以及退火步驟完成之后形成金屬柵極。使用高K柵介質(zhì)層加金 屬柵極的CMOS器件與傳統(tǒng)的CMOS器件相比，可以顯著降低M0S場效應(yīng)晶體管的閾值電壓 (Threshold voltage, Vt)〇
[0003] 現(xiàn)有的使用金屬柵極的CMOS器件形成方法包括：
[0004] 參照圖1，在基底1中形成淺溝槽隔離結(jié)構(gòu)2,淺溝槽隔離結(jié)構(gòu)2的一側(cè)為N阱區(qū)， 另一側(cè)為P阱區(qū)；
[0005] 在N阱區(qū)形成位于基底上的第一偽柵極3和在P阱區(qū)形成位于基底上的第二偽柵 極4,在第一偽柵極3兩側(cè)基底中形成具有P型摻雜的sigma形鍺硅層5,兩鍺硅層5分別 作為PM0S場效應(yīng)晶體管的源極、漏極，在第二偽柵極4兩側(cè)基底中形成有具有N型摻雜的 U形碳硅層6,兩碳硅層6分別作為匪0S場效應(yīng)晶體管的源極、漏極，在鍺硅層5和碳硅層 6上外延生長硅帽7。為給后續(xù)形成刻蝕阻擋層和第一介質(zhì)層預(yù)留足夠空間，硅帽7的厚度 不宜過厚；
[0006] 在基底1上形成刻蝕阻擋層8,該刻蝕阻擋層8厚度較薄，覆蓋基底1和基底1上 的器件，之后，在刻蝕阻擋層8上形成第一介質(zhì)層9,該第一介質(zhì)層9上表面與基底1上表面 平行，且高于第一偽柵極3和第二偽柵極4上表面。
[0007] 參照圖2,對第一介質(zhì)層9和刻蝕阻擋層8進(jìn)行化學(xué)機械研磨，至第一偽柵極3和 第二偽柵極4露出，且第一介質(zhì)層9上表面與第一偽柵極3和第二偽柵極4上表面基本持 平。
[0008] 參照圖3,去除第一偽柵極形成第一偽柵溝槽（圖中未示出），和去除第二偽柵極形 成第二偽柵溝槽（圖中未示出)，之后，形成覆蓋第一偽柵溝槽側(cè)壁和底部的第一高K柵介質(zhì) 層10、和填充滿第一偽柵溝槽的第一金屬柵極11，和形成覆蓋第二溝槽側(cè)壁和底部的第二 高K柵介質(zhì)層12、和填充滿第二偽柵溝槽的第二金屬柵極13。需要說明的是，在形成第一 高K柵介質(zhì)層10和第二高K柵介質(zhì)層12后，還要進(jìn)行退火，以穩(wěn)定第一高K柵介質(zhì)層10 和第二高K柵介質(zhì)層12。
[0009] 參照圖4,形成第二介質(zhì)層14,第二介質(zhì)層14覆蓋第一介質(zhì)層9和第一介質(zhì)層9 所包圍的部件，接著刻蝕硅帽7 (參照圖3)上的第一介質(zhì)層9,露出刻蝕阻擋層8,刻蝕阻擋 層8用于阻擋在刻蝕第一介質(zhì)層9后繼續(xù)對硅帽7造成過刻蝕；
[0010] 繼續(xù)刻蝕所述刻蝕阻擋層8,露出硅帽7,形成連通硅帽7的接觸孔15 ;
[0011] 之后，對硅帽7進(jìn)行金屬硅化處理形成金屬硅化物16。需要說明的是，金屬硅化物 16是在第一高K柵介質(zhì)層10和第二高K柵介質(zhì)層12形成之后形成的，這是因為形成第一 高K柵介質(zhì)層10和第二高K柵介質(zhì)層12過程的退火工藝會影響金屬硅化物中各原子之間 的穩(wěn)定性，降低金屬硅化物的性能。
[0012] 參照圖5,在所述接觸孔15 (參照圖4)中填充滿導(dǎo)電材料形成導(dǎo)電插塞17,導(dǎo)電 插塞17與金屬娃化物16電連接，實現(xiàn)導(dǎo)電插塞17和PM0S場效應(yīng)晶體管的源極、漏極電連 接，和NM0S場效應(yīng)晶體管的源極、漏極電連接。金屬硅化物16可降低導(dǎo)電插塞17和鍺硅 層5之間、導(dǎo)電插塞17和碳硅層16之間的接觸電阻。
[0013] 但是，現(xiàn)有的使用金屬柵極的CMOS器件形成方法得到的CMOS器件性能不佳。

【發(fā)明內(nèi)容】

[0014] 本發(fā)明解決的問題是，現(xiàn)有的使用金屬柵極的CMOS器件形成方法得到的CMOS器 件性能不佳。
[0015] 為解決上述問題，本發(fā)明提供一種晶體管的形成方法，該晶體管的形成方法包 括：
[0016] 提供基底，在所述基底上形成有第一柵極、位于所述第一柵極兩側(cè)基底中的第一 源極、第一漏極；
[0017] 在所述第一源極、第一漏極上形成金屬硅化物；
[0018] 形成刻蝕阻擋層和位于所述刻蝕阻擋層上的第一介質(zhì)層，所述刻蝕阻擋層覆蓋 所述基底、第一柵極和金屬硅化物，所述第一介質(zhì)層高于所述第一柵極上的刻蝕阻擋層部 分；
[0019] 去除高出所述第一柵極上表面的第一介質(zhì)層和刻蝕阻擋層，至所述第一柵極上表 面和第一介質(zhì)層上表面持平；
[0020] 在所述第一介質(zhì)層上形成第二介質(zhì)層，所述第二介質(zhì)層覆蓋第一柵極；
[0021] 刻蝕所述第一介質(zhì)層、第二介質(zhì)層和刻蝕阻擋層，形成連通金屬硅化物的接觸孔， 在刻蝕所述刻蝕阻擋層的條件下，刻蝕阻擋層相比金屬硅化物具有高刻蝕選擇比，不會刻 蝕金屬硅化物。
[0022] 可選地，所述第一柵極為前柵工藝形成的柵極。
[0023] 可選地，所述第一柵極為后柵工藝形成的金屬柵極。
[0024] 可選地，所述金屬柵極、第一源極和第一漏極的形成方法包括：
[0025] 在所述基底上形成偽柵極；
[0026] 在所述偽柵極兩側(cè)基底中形成第一源極、第一漏極；
[0027] 在所述基底上形成第三介質(zhì)層，所述第三介質(zhì)層覆蓋所述基底和偽柵極，所述第 三介質(zhì)層上表面和偽柵極上表面持平；
[0028] 去除所述偽柵極形成偽柵溝槽，之后在所述偽柵溝槽中形成金屬柵極；
[0029] 去除所述第三介質(zhì)層。
[0030] 可選地，所述金屬硅化物的形成方法包括：
[0031] 在形成所述第一源極、第一漏極后，在所述第一源極、第一漏極上形成硅帽，所述 第三介質(zhì)層覆蓋所述硅帽；
[0032] 在去除所述第三介質(zhì)層后，對所述硅帽進(jìn)行金屬硅化處理形成金屬硅化物。
[0033] 可選地，所述金屬硅化物的形成方法包括：
[0034] 在去除所述第三介質(zhì)層后，在所述第一源極、第一漏極上形成硅帽；
[0035] 對所述硅帽進(jìn)行金屬硅化處理形成金屬硅化物。
[0036] 可選地，形成所述第一源極、第一漏極的方法包括：
[0037] 在所述偽柵極兩側(cè)基底中形成凹槽；
[0038] 在所述凹槽中外延生長半導(dǎo)體材料層；
[0039] 所述半導(dǎo)體材料層具有摻雜，具有摻雜的半導(dǎo)體材料層分別作為第一源極、第一 漏極。
[0040] 可選地，在所述凹槽中外延生長半導(dǎo)體材料層后，對所述半導(dǎo)體材料層進(jìn)行離子 注入，或者在外延生長半導(dǎo)體材料層時，對所述半導(dǎo)體材料層進(jìn)行原位離子注入。
[0041] 可選地，當(dāng)所述晶體管為P型晶體管，所述凹槽為Sigma形凹槽；當(dāng)所述晶體管為 N型晶體管，所述凹槽為U形凹槽。
[0042] 可選地，當(dāng)所述晶體管為P型晶體管，所述半導(dǎo)體材料為鍺硅；當(dāng)所述晶體管為N 型晶體管，所述半導(dǎo)體材料為碳硅。
[0043] 可選地，形成所述硅帽的方法為外延生長。
[0044] 可選地，所述硅帽的厚度范圍為丨00~160A。
[0045] 可選地，所述金屬硅化物中的金屬為鎳、鈷或鈦。
[0046] 可選地，所述刻蝕阻擋層的材料為SiN或SiON。
[0047] 可選地，在所述偽柵溝槽側(cè)壁、底部形成高K柵介質(zhì)層，所述金屬柵極覆蓋所述高 K柵介質(zhì)層。
[0048] 可選地，在所述偽柵溝槽中形成高K柵介質(zhì)層和金屬柵極的方法包括：
[0049] 形成高K介質(zhì)材料層和位于高K介質(zhì)材料層上的金屬柵極材料層，所述高K介 質(zhì)材料層覆蓋所述第三介質(zhì)層、偽柵溝槽側(cè)壁和底部，所述金屬柵極材料層填充滿偽柵溝 槽；
[0050] 去除高出第三介質(zhì)層上表面的高K介質(zhì)材料層和金屬柵極材料層，所述偽柵溝槽 中剩余的高K介質(zhì)材料層作為高K柵介質(zhì)層，剩余的金屬柵極材料層作為金屬柵極。
[0051] 可選地，所述晶體管為鰭式場效應(yīng)晶體管；
[0052] 所述基底包括底部硅層、位于所述底部硅層上的絕緣層、和位于所述絕緣層上的 頂部娃層；
[0053] 對所述頂部硅層進(jìn)行圖形化形成鰭部，所述第一柵極橫跨所述鰭部；
[0054] 所述第一源極、以漏極位于所述第一柵極兩側(cè)的鰭部部分中。
[0055] 可選地，在所述基底上還形成有形成第二柵極、位于所述第二柵極兩側(cè)基底中的 第二源極、第二漏極，所