;源極區(qū)域PSD與漏極區(qū)域PSD之間的溝道形成區(qū)域PCH ;在溝道形成區(qū)域PCH上隔著柵極絕緣膜PGI形成的柵電極PG。在P型源極區(qū)域PSD、P型漏極區(qū)域PSD以及柵電極PG的表面上形成有硅化物膜SIL。
[0043]N型MISFETQruP型MISFETQp以及元件分離膜ST被由氮化硅膜形成的作為絕緣膜的第一蝕刻阻擋膜ESTl覆蓋。并且，在第一蝕刻阻擋膜ESTl上，形成有作為絕緣膜的第一層間絕緣膜INS1，第一層間絕緣膜INSl由BP (Boron，Phosphorus)-TEOS膜形成。在第一蝕刻阻擋膜ESTl以及第一層間絕緣膜INSl上形成有多個第一接觸孔VGl，在第一接觸孔VGl內(nèi)設(shè)置有金屬導(dǎo)體膜即第一插塞式電極M1V。第一插塞式電極MlV與N型MISFETQn的源極區(qū)域NSD及漏極區(qū)域NSD、以及P型MISFETQp的源極區(qū)域PSD及漏極區(qū)域PSD電連接。第一插塞式電極MlV由氮化鈦膜(TiN)和鎢膜(W)的層疊構(gòu)造構(gòu)成。在第一層間絕緣膜INSl上形成第一接觸孔VGl時，第一蝕刻阻擋膜ESTl作為蝕刻阻擋層發(fā)揮功能。關(guān)于第一接觸孔VGl形成時的蝕刻，在使第一層間絕緣膜INSl的蝕刻速率比第一蝕刻阻擋膜ESTl的蝕刻速率大的條件下進行用于在第一層間絕緣膜INSl上形成第一接觸孔VGl的蝕刻。接下來，實施蝕刻用于在膜厚比第一層間絕緣膜INSl小的第一蝕刻阻擋膜ESTl上形成第一接觸孔VGl，由此能夠減少半導(dǎo)體襯底SUB的削減。
[0044]在第一層間絕緣膜INSl以及第一插塞式電極MlV上，依次形成有作為絕緣膜的第二蝕刻阻擋膜EST2和作為絕緣膜的第二層間絕緣膜INS2。第二蝕刻阻擋膜ST2由氮化硅膜形成，第二層間絕緣膜INS2例如由介電常數(shù)在3.0以下的Low — k絕緣膜構(gòu)成。關(guān)于第二層間絕緣膜INS2，具體來說是SiCOH，作為其以外的膜，是有機聚合物膜(聚芳撐、苯并環(huán)丁烯、聚酰亞胺等)、帕利靈(注冊商標)或BCN(氮化硼碳)膜等。在第二蝕刻阻擋膜EST2和第二層間絕緣膜INS2上，設(shè)置有多個第一配線槽WGl，在第一配線槽WGl內(nèi)，形成有由金屬導(dǎo)體膜形成的第一配線M1W。第一配線MlW是由鈦(Ti)、氮化鈦(TiN)膜、鉭(Ta)膜及氮化鉭(TaN)膜的一個或多個的層疊膜和銅(Cu)膜的層疊構(gòu)造形成的銅(Cu)配線。銅膜以銅為主要成分，但也可以含有鋁(Al)、錳(Mn)或鈀(Pd)等添加物。鈦(Ti)、氮化鈦(TiN)膜、鉭(Ta)膜以及氮化鉭(TaN)膜的一個或多個的層疊膜位于銅(Cu)膜與第二層間絕緣膜INS2之間，具有防止銅(Cu)向第二層間絕緣膜INS2內(nèi)擴散的作用。即，是上述導(dǎo)電性阻隔膜。第一配線MlW與第一插塞式電極MlV電連接。
[0045]以覆蓋第一配線MlW以及第二層間絕緣膜INS2的方式依次形成有作為絕緣膜的第一絕緣性阻擋膜BRl以及作為絕緣膜的第三層間絕緣膜INS3。第一絕緣性阻擋膜BRl由氮化硅膜或碳氮化硅薄膜(SiCN薄膜)或它們的層疊膜形成。第一絕緣性阻擋膜BRl具有防止構(gòu)成第一配線MlW的銅(Cu)向第三層間絕緣膜INS3內(nèi)擴散的作用。即，是上述的絕緣性阻擋膜。另外，第三層間絕緣膜INS3由與第二層間絕緣膜INS2同樣的材料構(gòu)成，例如由SiCOH形成。
[0046]在第三層間絕緣膜INS3上，設(shè)置有多個第二配線槽WG2，在第二配線槽WG2內(nèi)形成有由金屬導(dǎo)體膜形成的第二配線M2W。以與第一配線槽WGl相連的方式，在第三層間絕緣膜INS3以及第一阻擋膜BRl上形成有第二接觸孔VG2，在第二接觸孔VG2內(nèi)設(shè)置有由金屬導(dǎo)體膜形成的第二插塞式電極M2V。第二配線M2W以及第二插塞式電極M2V由銅(Cu)配線一體地構(gòu)成，其中該銅(Cu)配線由鈦(Ti)、氮化鈦(TiN)膜、鉭(Ta)膜及氮化鉭(TaN)膜的一個或多個的層疊膜和銅(Cu)膜的層疊構(gòu)造形成。鈦(Ti)、氮化鈦(TiN)膜、鉭(Ta)膜及氮化鉭(TaN)膜的一個或多個的層疊膜位于銅(Cu)膜與第三層間絕緣膜INS3之間，具有防止銅(Cu)向第三層間絕緣膜INS3內(nèi)擴散的作用。即，是上述的導(dǎo)電性阻隔膜。銅膜以銅為主要成分，但也可以含有鋁(Al)、錳(Mn)或鈀(Pd)等添加物。第二配線M2W經(jīng)由第二插塞式電極M2V與第一配線MlW電連接。以覆蓋第二配線M2W以及第三層間絕緣膜INS3的方式形成有作為絕緣膜的第二絕緣性阻擋膜BR2。第二絕緣性阻擋膜BR2由氮化硅膜以及碳氮化硅薄膜(SiCN薄膜)的單層膜或?qū)盈B膜等形成。
[0047]在本實施方式中，僅示出了作為第一層配線的第一配線MlW以及作為第二層配線的第二配線M2W，但也可以在第二配線M2W上進一步形成配線。
[0048]以下，使用在圖1中用虛線包圍的部分來說明本實施方式。
[0049]圖2至圖6以及圖8至圖13是本實施方式的半導(dǎo)體器件的制造工序中的主要部分剖視圖。圖7是SiN/SiCOH層疊構(gòu)造的基于飛行時間二次離子質(zhì)譜法(TOF — SIMS:TimeOf Flight Secondary 1n Mass Spectrometry)的 CN—強度的縱深分布圖，圖 14 是表不TOF - SIMS的SiCOH膜的主體中的CN —強度與SiN附近的SiCOH表層部中的CN —強度之比、和實際的同層配線間的TDDB壽命之間的關(guān)系的圖表。以下，同時參照圖1來說明本實施方式的半導(dǎo)體器件的制法。圖2是說明第二層間絕緣膜INS2以及第一絕緣膜INS21的形成工序的圖。準備形成有N型MISFETQn以及P型MISFETQp的半導(dǎo)體襯底SUB，以覆蓋N型MISFETQn以及P型MISFETQp的方式在半導(dǎo)體襯底SUB上形成由絕緣膜構(gòu)成的第一層間絕緣膜INSl。接下來，以使N型MISFETQn的源極區(qū)域NSD及漏極區(qū)域NSD、以及P型MISFETQp的源極區(qū)域PSD及漏極區(qū)域PSD露出的方式，在第一層間絕緣膜INSl上形成第一接觸孔VG1。接下來，在第一接觸孔VGl內(nèi)形成第一插塞式電極M1V。接下來，如圖2所示，在第一插塞式電極MlV以及第一層間絕緣膜INSl上依次形成由絕緣膜形成的第二蝕刻阻擋膜EST2、由絕緣膜形成的第二層間絕緣膜INS2以及由絕緣膜形成的第一絕緣膜INS21。構(gòu)成第二層間絕緣膜INS2的SiCOH膜能夠通過使用了有機硅烷氣體(3MS:三甲基硅烷，4MS:四甲基硅烷，IMS:單甲基硅烷，2MS:二甲基硅烷)以及氧化氣體(02、N2O, CO、0)2等)的CVD法來形成。第一絕緣膜INS21是與第二層間絕緣膜INS2相比介電常數(shù)高且機械強度大的膜，例如，能夠使用氧化硅膜或介電常數(shù)高于第二層間絕緣膜INS2且加工耐性出色的SiCOH膜。第一絕緣膜INS21的膜厚小于第二層間絕緣膜INS2的模厚。
[0050]圖3是說明第一配線槽WGl的形成工序的圖。在第一絕緣膜INS21上形成具有與第一配線MlW的圖案對應(yīng)的開口部的由絕緣膜形成的第一抗蝕膜PRl。以第一抗蝕膜PRl為掩膜對第一絕緣膜INS21、第二層間絕緣膜INS2上實施干法刻蝕，形成第一配線槽WGl。該干法刻蝕以相對于第二蝕刻阻擋膜EST2，第二層間絕緣膜INS2以及第一絕緣膜INS21的蝕刻速率較高(大)的條件實施。第一配線槽WGl不僅形成在第二層間絕緣膜INS2上，也形成在第一絕緣膜INS21上形成。另外，第一配線槽WGl的截面形狀是第一配線槽WGl的上部開口直徑比第一配線槽WGl的底部開口直徑寬的錐形狀。即，相鄰的第一配線槽WGl之間的第一絕緣膜INS21以及第二層間絕緣膜INS2的寬度是上部比底部窄的形狀。
[0051 ] 圖4是說明第一配線MlW的形成工序的圖。首先，除去第一抗蝕膜PRl，其后，通過整面蝕刻來蝕刻第二蝕刻阻擋膜EST2，露出第一插塞式電極MlV的上表面。其后，在第一配線槽WGl內(nèi)依次形成作為導(dǎo)電性膜的第一導(dǎo)電性阻隔膜CBRl以及作為導(dǎo)電性膜的第一銅膜CUl后，對半導(dǎo)體襯底SUB的表面實施CMP處理。而且，僅在第一配線槽WGl內(nèi)選擇性地殘留第一導(dǎo)電性阻隔膜CBRl以及第一銅膜⑶1，除去第二層間絕緣膜INS2上的第一導(dǎo)電性阻隔膜CBRl以及第一銅膜⑶1，由此形成第一配線M1W。在該CMP處理中，也除去第一絕緣膜INS21，得到圖4所示的構(gòu)造。通過在相鄰的第一配線MlW間僅殘留第二層間絕緣膜INS2，相鄰的第一配線MlW間通過Low — k絕緣膜而電分離，因此能夠降低第一配線MlW間的電容。
[0052]圖5是對氨等離子體處理工序進行說明的圖。對第一配線MlW以及第二層間絕緣膜INS2的表面實施包含氨(NH3)氣的等離子體處理。氨等離子體處理使用見13氣，在壓力:1.0?8.0Torr、高頻功率:50W?500W、時間:3Sec?10Sec的條件下實施