一種半導(dǎo)體器件及其制造方法和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種半導(dǎo)體器件及其制造方法和電子裝置。
【背景技術(shù)】
[0002]存儲(chǔ)器用于存儲(chǔ)大量數(shù)字信息，最近據(jù)調(diào)查顯示，在世界范圍內(nèi)，存儲(chǔ)器芯片大約占了半導(dǎo)體交易的30%，多年來，工藝技術(shù)的進(jìn)步和市場需求催生越來越多高密度的各種類型存儲(chǔ)器，如RAM (隨機(jī)存儲(chǔ)器)、SRAM (靜態(tài)隨機(jī)存儲(chǔ)器)、DRAM (動(dòng)態(tài)隨機(jī)存儲(chǔ)器)和FRAM(鐵電存儲(chǔ)器)等。隨機(jī)存儲(chǔ)器，例如DRAM與SRAM在使用過程中存在掉電后存儲(chǔ)數(shù)據(jù)丟失的問題。為了克服這個(gè)問題，人們已經(jīng)設(shè)計(jì)并開發(fā)了多種非易失性存儲(chǔ)器。最近，基于浮置柵極概念的閃存，由于其具有小的單元尺寸和良好的工作性能已成為最通用的非易失性存儲(chǔ)器。
[0003]非易失性存儲(chǔ)器主要包括兩種基本結(jié)構(gòu):柵極疊層(stack gate)結(jié)構(gòu)和分離柵極式(split gate)結(jié)構(gòu)。
[0004]現(xiàn)有技術(shù)將分離柵極式快閃存儲(chǔ)器嵌入到SRAM與邏輯晶體管的外圍電路中，以在將分離柵極式快閃存儲(chǔ)器、SRAM和邏輯晶體管集成在一個(gè)電路中，形成嵌入分離柵極式快閃存儲(chǔ)器(embedded split-gate)。在嵌入分離式閃存的制作工藝中，閃存字線多晶娃層比邏輯晶體管和SRAM的多晶硅層高。硬掩膜層沉積形成在邏輯晶體管和SRAM上作為保護(hù)層用于阻止化學(xué)機(jī)械研磨工藝處理邏輯晶體管和SRAM的多晶硅層。由于淺溝槽隔離結(jié)構(gòu)和有源區(qū)之間存在有階梯高度，在硬掩膜層的表面形成有一些凹陷，在執(zhí)行多晶硅化學(xué)機(jī)械研磨工藝之后在硬掩膜層上將殘留多晶硅，如圖1A所示。采用濕法刻蝕去除所述硬掩膜層時(shí)，所述多晶硅將落到閃存多晶硅層上。在閃存單元區(qū)域中這些額外的多晶硅將影響閃存器件的性能。
[0005]因此，需要一種新制作嵌入式閃存柵極的方法，以解決現(xiàn)有技術(shù)中存在的問題。

【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0007]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種半導(dǎo)體器件的制作方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有閃存單元區(qū)域、SRAM區(qū)域和/或邏輯電路區(qū)域；在所述閃存單元區(qū)域中的所述半導(dǎo)體襯底上依次形成有柵極氧化層、浮置柵極、介電層、控制柵極和硬掩膜層；在所述半導(dǎo)體襯底上沉積第一柵極材料層；在所述第一柵極材料層上形成第一硬掩膜層和第二硬掩膜層；在定義出閃存區(qū)域的光罩的幫助下，去除所述閃存單元區(qū)域中的所述第二硬掩膜層；在所述半導(dǎo)體襯底上形成第二柵極材料層；執(zhí)行平坦化工藝，以露出所述閃存單元區(qū)域中的所述第一硬掩膜層；去除所述閃存單元區(qū)域中的所述第一硬掩膜層；執(zhí)行平坦化工藝，以使所述閃存單元區(qū)域中的所述控制柵極和所述第一柵極材料層之間形成階梯高度；刻蝕去除所述閃存單元區(qū)域中部分的所述第一柵極材料層以及所述SRAM區(qū)域和/或邏輯電路區(qū)域中部分的所述第二硬掩膜層；去除所述SRAM區(qū)域和/或所述邏輯電路區(qū)域中所述第一硬掩膜層和第二硬掩膜層。
[0008]示例性地，所述第一硬掩膜層為氧化物，所述第二硬掩膜層為氮化物。
[0009]示例性地，所述氮化物層的材料為氮化硅，所述氧化物層的材料為PEOX或者ΗΤ0。
[0010]示例性地，在定義出閃存區(qū)域的光罩的幫助下，采用濕法刻蝕去除所述閃存單元區(qū)域中的所述氮化物層。
[0011]示例性地，采用濕法刻蝕去除所述閃存單元區(qū)域中的所述氧化物層。
[0012]示例性地，采用濕法刻蝕去除所述SRAM區(qū)域和/或邏輯電路區(qū)域中所述氮化物層和所述氧化物層。
[0013]示例性地，所述濕法刻蝕采用磷酸和氫氟酸或者磷酸和Β0Ε。
[0014]本發(fā)明還提出了一種采用所述的方法制造的半導(dǎo)體器件。
[0015]本發(fā)明還提出了一種電子裝置，所述電子裝置包括所述半導(dǎo)體器件。
[0016]綜上所述，根據(jù)本發(fā)明的制作方法完全去除多晶硅平坦化工藝產(chǎn)生的殘留在邏輯電路區(qū)域和/或SRAM區(qū)域中的多晶硅，由氧化物層和氮化硅層組成的硬掩膜層用于保護(hù)邏輯電路區(qū)域和/或SRAM區(qū)域中的多晶硅層。在硬掩膜層被完全去除之后，完成了閃存單元區(qū)域字線多晶硅層厚度的定義。
【附圖說明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0018]圖1A為根據(jù)一種制作嵌入分離柵極式閃存器件結(jié)構(gòu)的相關(guān)步驟所獲得的剖面結(jié)構(gòu)示意圖；
[0019]圖1B為根據(jù)現(xiàn)有技術(shù)一種制作嵌入分離柵極式閃存器件結(jié)構(gòu)的工藝流程圖；
[0020]圖2A-2G為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作嵌入分離柵極式閃存器件結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖面結(jié)構(gòu)示意圖；
[0021]圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作嵌入分離柵極式閃存器件結(jié)構(gòu)的工藝流程圖。
【具體實(shí)施方式】
[0022]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0023]為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何解決目前存在的問題。顯然本發(fā)明的較佳實(shí)施例詳細(xì)的描述如下，然而去除這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0024]應(yīng)予以注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0025]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對它們的描述。
[0026]如圖1B所示，為根據(jù)現(xiàn)有技術(shù)一種制作嵌入分離柵極式閃存器件結(jié)構(gòu)的工藝流程圖。
[0027]在步驟101中，提供半導(dǎo)體襯底。所述半導(dǎo)體襯底包括閃存單元區(qū)域、SRAM區(qū)域和邏輯電路區(qū)域，在所述半導(dǎo)體襯底上形成有柵極氧化層，在閃存單元區(qū)域的柵極氧化層上形成有分離柵極結(jié)構(gòu)。在所述半導(dǎo)體襯底上形成多晶硅層。
[0028]在步驟102中，沉積硬掩膜氧化物層，接著，在定義出閃存區(qū)域的光罩的幫助下，采用濕法刻蝕去除閃存單元區(qū)域中的硬掩膜氧化物層。
[0029]在步驟103中，對閃存字線中的多晶硅層執(zhí)行化學(xué)機(jī)械研磨和回刻蝕工藝。
[0030]在步驟104中，去除剩余的硬掩膜氧化物層。
[0031]在步驟105中，圖案化閃存字線、邏輯電路區(qū)域和SRAM區(qū)域中的多晶硅層。
[0032]實(shí)施例一
[0033]下面將結(jié)合圖2A-2G對本發(fā)明所述嵌入分離柵極式閃存存儲(chǔ)器的制造方法進(jìn)行詳細(xì)描述，圖2A-2G為根據(jù)本實(shí)施例制作嵌入分離柵極式閃存的過程中存儲(chǔ)器的結(jié)構(gòu)截面圖。
[0034]如圖2A所示，提供半導(dǎo)體襯底200，半導(dǎo)體襯底可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于:S1、SiC、SiGe, SiGeC, Ge合金、GeAs, InAs, InP,以及其它II1- V或I1-VI族化合物半導(dǎo)體。
[0035]將半導(dǎo)體襯底200包括三個(gè)區(qū)域，分別為用于形成閃存存儲(chǔ)器的第一區(qū)域I，閃存單元區(qū)域I ;用于形成SRAM器件的第二區(qū)域II，SRAM區(qū)域II ;用于形成邏輯器件的第三區(qū)域III，邏輯電路區(qū)域III。需要說明的是，邏輯電路區(qū)域III和SRAM區(qū)域II在真實(shí)布局里都是位于外圍電路區(qū)，因此，邏輯器件位置關(guān)系不受本實(shí)施例所提供的圖的限制。
[0036]在半導(dǎo)體襯底200中形成淺溝槽隔離結(jié)構(gòu)(STI)，淺溝槽隔離結(jié)構(gòu)的深度為2500至4000埃。制作淺溝槽隔離結(jié)構(gòu)的工藝是本領(lǐng)域技術(shù)人員熟知的技術(shù)手段，在此就不詳細(xì)贅述。
[0037]在半導(dǎo)體襯底的閃存單元區(qū)域上形成柵極氧化層，將半導(dǎo)體襯底與后續(xù)將形成的閃存存儲(chǔ)器浮置柵極隔離。柵極氧化層可以通過熱氧化、化學(xué)氣相沉積(CVD)或氧氮化工藝形成。柵極氧化層可以包括如下的任何傳統(tǒng)電介質(zhì):Si02、S1N, S1N2、以及包括鈣鈦礦型氧化物的其它類似氧化物。其中，柵極氧化層的材料優(yōu)選用氧化硅，形成方式采用熱氧化法。
[0038]在閃存單元區(qū)域的柵極氧化層上形成分離柵極結(jié)構(gòu)，分離柵極結(jié)構(gòu)從底向上包括浮置柵極201、介電層202、控制柵極203和硬掩膜層204，在所述浮置柵極201、介電層202、控制柵極203和硬掩膜層204的側(cè)面形成側(cè)墻。此處為本領(lǐng)域技術(shù)人員熟知的技術(shù)，在此不詳細(xì)介紹。
[0039]在半導(dǎo)體襯底200上形成第一柵極材料層205，所述柵極材料層材料優(yōu)選為多晶石圭。
[0040]多晶硅層的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成多晶硅層的工藝條件包括:反應(yīng)氣體為硅烷(SiH4),硅烷的流量范圍可為100?200立方厘米/分鐘(sccm)，如150sccm ;反應(yīng)腔內(nèi)溫度范圍可為700?750攝氏度；反應(yīng)腔內(nèi)壓力可為250?350毫米萊柱(mTorr),如300mTorr ;反應(yīng)氣體中還可包括緩沖氣體,緩沖氣體可為氦氣(He)或氮?dú)?N)，氦氣和氮?dú)獾牧髁糠秶蔀??20升/分鐘(slm)，如8slm、1slm或15slm。
[0041]其中，位于閃存單元區(qū)域中的柵極材料層比邏輯電路區(qū)域和SRAM區(qū)域中的柵極材料層高，在一個(gè)示例中，閃存單元區(qū)域中的柵極材料層比邏輯電路區(qū)域和SRAM區(qū)域中的柵極材料層高約2500埃。其中邏輯電路區(qū)域中的柵極材料層用于形成CMOS(互補(bǔ)金屬氧化物半導(dǎo)體器件)，閃存單元區(qū)域中的的柵極材料層用于形成字線(WL)和擦除柵極(EG)。
[0042]接著，在第一柵極材料層205上形成硬掩膜層206，硬掩模層206通?？梢园〝?shù)種硬掩模材料的任何一種，包括但不限于:硬掩