模材料和光刻膠掩模材料。在一個TK例中，硬掩模層材料包括氮化硅、氧化物、氮氧化硅或者非晶碳。其中，硬掩膜層206包括氮化硅層、氧化物層、氮氧化硅層或者非晶碳層中的一種或者幾種。可以采用等離子增強(qiáng)化學(xué)氣相沉積(PECVD)形成氮化硅層、氧化物層、氮氧化硅層或者非晶碳層。
[0043]在本發(fā)明的一具體實施例中，所述硬掩膜層206包括氮化物層207和氧化物層208，其中所述氮化物層207的材料可以為氮化硅，采用等離子增強(qiáng)化學(xué)氣相沉積(PECVD)形成氮化硅層和氧化物層，其中，根據(jù)具體工藝的不同可以選擇氮化硅層和氧化層不同厚度的組合，本領(lǐng)域的技術(shù)人員可以根據(jù)實際的工藝需要選擇合適的氮化硅層和氧化層的厚度組合。在一個示例中，氮化硅層的厚度為350埃、氧化物層的厚度為120埃。氧化物層的材料可包括但不限于PEOX或者高溫氧化層(HTO)
[0044]如圖2B所示，在定義出閃存區(qū)域的光罩的幫助下，去除閃存單元區(qū)域中的氮化硅層，以露出閃存單元區(qū)域中的氧化物層，保留邏輯電路區(qū)域和SRAM區(qū)域中的氮化硅層。
[0045]在本發(fā)明的一具體實施例中，在氮化硅層207上形成圖案化的光刻膠層，圖案化的光刻膠層覆蓋所述邏輯電路區(qū)域和SRAM區(qū)域露出閃存單元區(qū)域。根據(jù)圖案化的光刻膠層去除閃存單元區(qū)域中的氮化硅層，以露出閃存單元區(qū)域中的氧化物層，保留邏輯電路區(qū)域和SRAM區(qū)域中的氮化硅層。
[0046]去除所述閃存單元區(qū)域中的氮化硅層的方法可以為干法刻蝕、濕法刻蝕或者濕法清洗，干蝕刻法能夠采用基于氟化碳?xì)怏w的各向異性蝕刻法。濕蝕刻法能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液。濕法清洗采用稀釋的氫氟酸和熱磷酸去除所述氮化硅層。在本發(fā)明一具體實施例中，采用濕法刻蝕去除閃存單元區(qū)域中的氮化硅層。
[0047]接著，在半導(dǎo)體襯底200上第二柵極材料層209，所述第二柵極材料層209的材料可以為多晶硅。第二柵極材料層209覆蓋閃存單元區(qū)域中露出的氧化物層，SRAM區(qū)域和邏輯電路區(qū)域中的氮化硅層。
[0048]如圖2C所示，執(zhí)行平坦化工藝，以去除閃存單元區(qū)域中的第二柵極材料層，以露出閃存單元區(qū)域中的氧化物層。在執(zhí)行所述平坦化工藝之后，在邏輯電路區(qū)域和SRAM區(qū)域中殘留了薄的第二柵極材料層。
[0049]可以使用半導(dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來實現(xiàn)表面的平坦化。該平坦化方法的非限制性實例包括機(jī)械平坦化方法和化學(xué)機(jī)械拋光平坦化方法。
[0050]接著，如圖2D所示，去除閃存單元區(qū)域中的氧化物層，以露出第一柵極材料層。既可以采用干蝕刻法也可以采用濕蝕刻法移除閃存單元區(qū)域中的氧化物層。干蝕刻法能夠采用基于氟化碳?xì)怏w的各向異性蝕刻法。濕蝕刻法能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液。在本發(fā)明一具體實施例中，采用濕法刻蝕去除閃存單元區(qū)域中的氧化物層。
[0051]如圖2E所示，執(zhí)行平坦化工藝，去除位于分離柵極結(jié)構(gòu)上的第一柵極材料層，以使分離柵極結(jié)構(gòu)中的控制柵極和字線之間產(chǎn)生階梯高度，同時去除了邏輯電路區(qū)域和SRAM區(qū)域中所述殘留薄的第二柵極材料層。
[0052]可以使用半導(dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來實現(xiàn)表面的平坦化。該平坦化方法的非限制性實例包括機(jī)械平坦化方法和化學(xué)機(jī)械拋光平坦化方法。
[0053]如圖2F所示,采用毪式干法刻蝕(Blank dry etch)去除部分字線中的第一柵極材料層、位于控制柵極上部分的硬掩膜層、邏輯電路區(qū)域和SRAM區(qū)域中部分的氮化硅層以及完全去除邏輯電路區(qū)域SRAM區(qū)域中由于有源區(qū)和淺溝槽隔離區(qū)之間的階梯高度產(chǎn)生的凹陷中的第二柵極材料層。
[0054]干法刻蝕包括但不限于:反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個或者多個RIE步驟進(jìn)行干法蝕刻。在該步驟中所述蝕刻壓力為5?50mT，源功率為2?1000W，偏置功率為0W，反應(yīng)時間為I?15秒，其中，優(yōu)選刻蝕壓力為50mTorr，源功率為500W ;偏置功率優(yōu)選0W，反應(yīng)時間為15秒；刻蝕氣體可以采用基于氮?dú)?N2-based)的氣體或者基于氮?dú)夂蜌?lt;氣的混合氣體(N2/H2_based)。
[0055]如圖2G所示，去除位于邏輯電路區(qū)域和SRAM區(qū)域中氮化硅層和氧化物層，以露出第一柵極材料層。
[0056]去除位于邏輯電路區(qū)域和SRAM區(qū)域中氮化硅層和氧化物層的方法可以為干法刻蝕、濕法刻蝕或者濕法清洗，干蝕刻法能夠采用基于氟化碳?xì)怏w的各向異性蝕刻法。濕蝕刻法能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑(BOE)或氫氟酸緩沖溶液，濕蝕刻法也能夠采用熱磷酸。濕法清洗采用稀釋的氫氟酸和熱磷酸去除所述氮化硅層和氧化物層。在本發(fā)明一具體實施例中，采用濕法刻蝕去除邏輯電路區(qū)域和SRAM區(qū)域中氮化硅層和氧化物層，所述濕蝕刻法能夠采用磷酸和緩沖氧化物蝕刻劑(BOE)，所述濕蝕刻法也能夠采用磷酸和氫氟酸溶液。
[0057]參照圖3，其中示出了為根據(jù)本發(fā)明一個實施方式制作嵌入分離柵極式閃存器件結(jié)構(gòu)的工藝流程圖。用于簡要示出整個制造工藝的流程。
[0058]在步驟301中，提供半導(dǎo)體襯底，將半導(dǎo)體襯底具有兩個區(qū)域，分別為:閃存單元區(qū)域、邏輯電路區(qū)域和SRAM區(qū)域。在閃存單元區(qū)域的半導(dǎo)體襯底上形成分離柵極結(jié)構(gòu)，分離柵極結(jié)構(gòu)從底向上包括柵極氧化層、浮置柵極、柵介電層、控制柵極和硬掩膜層，在所述浮置柵極、柵介電層、控制柵極和硬掩膜層的側(cè)面形成側(cè)墻，在半導(dǎo)體襯底上依次形成第一柵極材料層、氧化物層和氮化硅層；
[0059]在步驟302中，去除閃存單元區(qū)域中的氮化硅層，在所述半導(dǎo)體襯底上形成第二柵極材料層；
[0060]在步驟303中，執(zhí)行平坦化工藝，以露出閃存單元區(qū)域中的氧化物層；
[0061]在步驟304中，去除閃存單元區(qū)域中的氧化物層以露出第一柵極材料層；
[0062]在步驟305中，執(zhí)行平坦化工藝，以使分離柵極結(jié)構(gòu)中的控制柵極和字線之間產(chǎn)生階梯高度；
[0063]在步驟306中，采用毯式干法刻蝕去除閃存單元區(qū)域中部分的第一柵極材料層、位于控制柵極上部分的硬掩膜層、邏輯電路區(qū)域和SRAM區(qū)域中部分的氮化硅層以及完全去除邏輯電路區(qū)域SRAM區(qū)域中由于有源區(qū)和淺溝槽隔離區(qū)之間的階梯高度產(chǎn)生的凹陷中的第二柵極材料層；
[0064]在步驟307中，去除位于邏輯電路區(qū)域和SRAM區(qū)域中氮化硅層和氧化物層。
[0065]實施例二
[0066]本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件選用實施例一所述的方法制備。根據(jù)本發(fā)明的制作方法完全去除多晶硅平坦化工藝產(chǎn)生的殘留在邏輯電路區(qū)域和/或SRAM區(qū)域中的多晶硅，由氧化物層和氮化硅層組成的硬掩膜層用于保護(hù)邏輯電路區(qū)域和SRAM區(qū)域中的多晶硅層。在硬掩膜層被完全去除之后，完成了閃存單元區(qū)域字線多晶硅層厚度的定義。
[0067]實施例三
[0068]本發(fā)明還提供了一種電子裝置，包括實施例二所述的半導(dǎo)體器件。其中，半導(dǎo)體器件為實施例二所述的半導(dǎo)體器件，或根據(jù)實施例一所述的制造方法得到的半導(dǎo)體器件。
[0069]本實施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、V⑶、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括所述半導(dǎo)體器件的中間產(chǎn)品。本發(fā)明實施例的電子裝置，由于使用了上述的半導(dǎo)體器件，因而具有更好的性能。
[0070]本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。
【主權(quán)項】
1.一種半導(dǎo)體器件的制作方法，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有閃存單元區(qū)域、SRAM區(qū)域和/或邏輯電路區(qū)域；在所述閃存單元區(qū)域中的所述半導(dǎo)體襯底上依次形成有柵極氧化層、浮置柵極、介電層、控制柵極和硬掩膜層； 在所述半導(dǎo)體襯底上沉積第一柵極材料層； 在所述第一柵極材料層上形成第一硬掩膜層和第二硬掩膜層； 去除所述閃存單元區(qū)域中的所述第二硬掩膜層； 在所述半導(dǎo)體襯底上形成第二柵極材料層； 執(zhí)行平坦化工藝，以露出所述閃存單元區(qū)域中的所述第一硬掩膜層； 去除所述閃存單元區(qū)域中的所述第一硬掩膜層； 執(zhí)行平坦化工藝，以使所述閃存單元區(qū)域中的所述控制柵極和所述第一柵極材料層之間形成階梯高度； 刻蝕去除所述閃存單元區(qū)域中部分的所述第一柵極材料層以及所述SRAM區(qū)域和/或邏輯電路區(qū)域中部分的所述第二硬掩膜層； 去除所述SRAM區(qū)域和/或所述邏輯電路區(qū)域中所述第一硬掩膜層和第二硬掩膜層。2.如權(quán)利要求1所述的方法，其特征在于，所述第一硬掩膜層為氧化物，所述第二硬掩膜層為氮化物。3.如權(quán)利要求2所述的方法，其特征在于，所述氮化物層的材料為氮化硅，所述氧化物層的材料為PEOX或者HTO。4.如權(quán)利要求2所述的方法，其特征在于，在定義出閃存區(qū)域的光罩的幫助下，采用濕法刻蝕去除所述閃存單元區(qū)域中的所述氮化物層。5.如權(quán)利要求2所述的方法，其特征在于，采用濕法刻蝕去除所述閃存單元區(qū)域中的所述氧化物層。6.如權(quán)利要求2所述的方法，其特征在于，采用濕法刻蝕去除所述SRAM區(qū)域和/或邏輯電路區(qū)域中所述氮化物層和所述氧化物層。7.如權(quán)利要求6所述的方法，其特征在于，所述濕法刻蝕采用磷酸和氫氟酸或者磷酸和 BOE。8.一種采用權(quán)利要求1-7之一所述的方法制造的半導(dǎo)體器件。9.一種電子裝置，所述電子裝置包括權(quán)利要求8所述的半導(dǎo)體器件。
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法和電子裝置，半導(dǎo)體襯底具有閃存單元區(qū)域、SRAM區(qū)域和/或邏輯電路區(qū)域；在所述半導(dǎo)體襯底上沉積第一柵極材料層；在所述第一柵極材料層上形成第一硬掩膜層和第二硬掩膜層；去除所述閃存單元區(qū)域中的所述第二硬掩膜層；在所述半導(dǎo)體襯底上形成第二柵極材料層；執(zhí)行平坦化工藝；去除所述閃存單元區(qū)域中的所述第一硬掩膜層；執(zhí)行平坦化工藝；刻蝕去除所述閃存單元區(qū)域中部分的所述第一柵極材料層以及所述SRAM區(qū)域和/或邏輯電路區(qū)域中部分的所述第二硬掩膜層；去除所述SRAM區(qū)域和/或所述邏輯電路區(qū)域中所述第一硬掩膜層和第二硬掩膜層。
【IPC分類】H01L21/77, H01L27/02
【公開號】CN105140176
【申請?zhí)枴緾N201410244354
【發(fā)明人】馬慧琳, 張力群
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年12月9日
【申請日】2014年6月4日