基于GOI的應變SiGe溝道槽型柵CMOS集成器件的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導體集成電路技術(shù)領(lǐng)域，尤其涉及一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件及制備方法。
[0002]
【背景技術(shù)】
[0003]新技術(shù)革命又稱現(xiàn)代技術(shù)革命，也有人將它稱為繼蒸氣機、電力之后的第三次技術(shù)革命。以微電子技術(shù)、電子計算機、激光、光纖通信、衛(wèi)星通信和遙感技術(shù)為主要內(nèi)容的信息技術(shù)成為新技術(shù)革命的先導技術(shù)。新技術(shù)革命產(chǎn)生于本世紀40年代中期，它首先在西方發(fā)達資本主義國家興起，逐步向其他國家與地區(qū)輻射，直至席卷全球，它是伴隨著當代科學技術(shù)的形式發(fā)展起來，已擴展到了科學技術(shù)的各個領(lǐng)域。
[0004]對半導體產(chǎn)業(yè)發(fā)展產(chǎn)生巨大影響的“摩爾定律”之處:集成電路芯片上的晶體管數(shù)目，約每18個月翻一番，性能也翻一番。40多年來，世界半導體產(chǎn)業(yè)始終按照這條定律不斷地發(fā)展。但是，隨著器件特征尺寸的不斷減小，尤其是進入納米尺寸之后，微電子技術(shù)的發(fā)展越來越逼近材料、技術(shù)和器件的極限，面臨著巨大的挑戰(zhàn)。當器件特征尺寸縮小到65nm以后，納米尺寸器件中的短溝效應、強場效應、量子效應、寄生參量的影響，工藝參數(shù)誤差等問題對器件泄露電流、壓閾特性、開態(tài)/關(guān)態(tài)電流等性能的影響越來越突出，電路速度和功耗的矛盾也將更加嚴重。
[0005]為了解決上述問題，新材料、新技術(shù)和新工藝被應用，但效果并不十分理想。比如:隧穿一.極管雖然電流開關(guān)比很尚，但制作成本尚，開態(tài)電流小；石墨稀材料載流子具有極尚的迀移率，但禁帶寬度過小的問題一直沒有很好的得以解決。FinFET器件可以有效減小泄露電流，但是工藝復雜且器件電學提升效果有限。因此，如何制作一種高性能的CMOS集成器件就變得及其重要。
[0006]

【發(fā)明內(nèi)容】

[0007]因此，為解決現(xiàn)有技術(shù)存在的技術(shù)缺陷和不足，本發(fā)明提出一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件及制備方法。
[0008]具體地，本發(fā)明實施例提出的一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件的制備方法，包括:
(a)選取GOI襯底;
(b)在所述GOI襯底上生長N型應變SiGe層，并采用離子注入工藝進行N型摻雜形成一定摻雜濃度的N型應變SiGe層；在所述N型應變SiGe層表面生長一層N型Si帽層，以形成增強型《OS有源區(qū)和耗盡型PMOS有源區(qū)；
(c)在所述增強型NMOS有源區(qū)和所述耗盡型PMOS有源區(qū)之間采用刻蝕工藝形成隔離溝槽；
(d)光刻形成增強型NMOS柵極區(qū)，采用刻蝕工藝在所述增強型NMOS柵極區(qū)表面形成雙倒梯形凹槽；
(e)在所述增強型NMOS有源區(qū)和所述耗盡型PMOS有源區(qū)表面生長氧化層，利用干法刻蝕工藝刻蝕所述耗盡型PMOS有源區(qū)表面部分區(qū)域的所述氧化層，形成耗盡型PMOS柵介質(zhì)層；
(f)采用離子注入工藝向所述耗盡型PMOS有源區(qū)表面注入P型離子形成耗盡型PMOS源漏區(qū)；
(g)在所述耗盡型PMOS的柵介質(zhì)層表面生長柵極材料形成耗盡型PMOS柵極；
(h)在所述增強型NMOS柵極區(qū)生長柵極材料以形成增強型NMOS柵極；以及
(i)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成所述基于GOI的應變SiGe溝道槽型柵CMOS集成器件。
[0009]此外，本發(fā)明另一實施例提出的一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件，由上述實施例的基于GOI的應變SiGe溝道槽型柵CMOS集成器件的制備方法制得。
[0010]綜上所述，本實施例的制備方法具有如下優(yōu)點:
1.本發(fā)明制備的CMOS器件使用了相同的溝道材料，降低了集成電路的制造成本和工藝難度；
2.本發(fā)明使用增強型NMOS來實現(xiàn)CMOS中NMOS的功能，使用N型摻雜。從而避免了傳統(tǒng)SiGe材料NMOS的P型摻雜雜質(zhì)激活率低的問題；
3.本發(fā)明采用了倒梯型凹槽柵結(jié)構(gòu)，保證了在NMOS器件開關(guān)比較大的前提下，同時增大了 NMOS與PMOS器件溝道面積，且溝道頂部雜質(zhì)摻雜較高，從而增大了驅(qū)動電流，提升了CMOS電路的電學特性與頻率特性；
4.本發(fā)明利用的溝道材料為應變SiGe材料，相對于傳統(tǒng)Si材料載流子迀移率提高了數(shù)倍，從而提高了 CMOS器件的電流驅(qū)動與頻率特性；
5.由于本發(fā)明所提出的工藝方法與現(xiàn)有Si集成電路加工工藝兼容，因此，可以在不用追加任何資金和設(shè)備投入的情況下，制備出應變SiGe溝道CMOS器件與集成電路，可實現(xiàn)了國內(nèi)集成電路加工能力的大幅提升。
[0011]通過以下參考附圖的詳細說明，本發(fā)明的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設(shè)計，而不是作為本發(fā)明的范圍的限定，這是因為其應當參考附加的權(quán)利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結(jié)構(gòu)和流程。
[0012]
【附圖說明】
[0013]下面將結(jié)合附圖，對本發(fā)明的【具體實施方式】進行詳細的說明。
[0014]圖1為本發(fā)明實施例的一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件的制備方法流程圖；
圖2a-圖2r為本發(fā)明實施例的一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件的制備方法示意圖； 圖3為本發(fā)明實施例的一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件的器件結(jié)構(gòu)示意圖。
[0015]
【具體實施方式】
[0016]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0017]實施例一
請參加圖1，圖1為本發(fā)明實施例的一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件的制備方法流程圖，該制備方法包括如下步驟:
(a)選取GOI襯底;
(b)在所述GOI襯底上生長N型應變SiGe層，并采用離子注入工藝進行N型摻雜形成一定摻雜濃度的N型應變SiGe層；在所述N型應變SiGe層表面生長一層N型Si帽層，以形成增強型《OS有源區(qū)和耗盡型PMOS有源區(qū)；
(c)在所述增強型NMOS有源區(qū)和所述耗盡型PMOS有源區(qū)之間采用刻蝕工藝形成隔離溝槽；
(d)光刻形成增強型NMOS柵極區(qū)，采用刻蝕工藝在所述增強型NMOS柵極區(qū)表面形成雙倒梯形凹槽；
(e)在所述增強型NMOS有源區(qū)和所述耗盡型PMOS有源區(qū)表面生長氧化層，利用干法刻蝕工藝刻蝕所述耗盡型PMOS有源區(qū)表面部分區(qū)域的所述氧化層，形成耗盡型PMOS柵介質(zhì)層；
(f)采用離子注入工藝向所述耗盡型PMOS有源區(qū)表面注入P型離子形成耗盡型PMOS源漏區(qū)；
(g)在所述耗盡型PMOS的柵介質(zhì)層表面生長柵極材料形成耗盡型PMOS柵極；
(h)在所述增強型NMOS柵極區(qū)生長柵極材料以形成增強型NMOS柵極；以及
(i)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成所述基于GOI的應變SiGe溝道槽型柵CMOS集成器件。
[0018]具體地，在步驟(C)包括:
(Cl)利用光刻工藝在所述NMOS有源區(qū)和所述PMOS有源區(qū)之間形成隔離區(qū)圖形；
(c2)利用刻蝕工藝，在所述隔離區(qū)圖形所在位置刻蝕形成隔離槽；
(c3)利用化學氣相沉積工藝，利用氧化物材料填充所述隔離槽，形成所述隔離溝槽。
[0019]具體地，步驟(d)包括:
(dl)在所述NMOS有源區(qū)和所述PMOS有源區(qū)表面形成第一阻擋層；
(d2)光刻形成所述增強型NMOS柵極區(qū)圖形，利用離子束刻蝕工藝，偏置條件為400-700V,固定束流為50mA，對所述增強型NMOS柵極區(qū)進