行刻蝕,以形成所述雙倒梯形凹槽;
(d3)去除所述第一阻擋層。
[0020]具體地,在步驟(e)包括:
(el)在所述增強型NMOS有源區(qū)和所述耗盡型PMOS有源區(qū)表面生長金屬氧化物,作為所述增強型《OS和所述耗盡型PMOS的柵介質(zhì)材料;
(e2)在所述金屬氧化物表面形成第二阻擋層;
(e3)利用干法刻蝕工藝刻蝕掉所述耗盡型PMOS有源區(qū)表面指定區(qū)域的所述第二阻擋層和所述金屬氧化物,在所述耗盡型PMOS有源區(qū)表面保留的所述金屬氧化物形成所述耗盡型PMOS柵介質(zhì)層。
[0021]具體地,在步驟(f)之后,還包括:
(xl)采用干法刻蝕工藝刻蝕掉所述增強型NMOS有源區(qū)表面異于所述增強型NMOS柵極區(qū)的所述第二阻擋層;
(x2)在所述耗盡型PMOS源漏區(qū)及在所述增強型NMOS有源區(qū)且異于所述增強型NMOS柵極區(qū)處生長金屬接觸層;
(x3)去除表面所述第二阻擋層。
[0022]具體地,步驟(g)包括:
(gl)在所述耗盡型PMOS有源區(qū)和所述增強型NMOS有源區(qū)表面形成第三阻擋層;
(g2)利用干法刻蝕工藝刻蝕所述耗盡型PMOS柵介質(zhì)層表面的所述第三阻擋層;
(g3)在所述耗盡型PMOS柵介質(zhì)層表面生長金屬形成所述耗盡型PMOS柵極;
(g4)去除表面所述第三阻擋層。
[0023]具體地,步驟(h)包括:
(hi)在所述耗盡型PMOS有源區(qū)和所述增強型NMOS有源區(qū)表面形成第四阻擋層;
(h2)利用干法刻蝕工藝刻蝕所述增強型NMOS柵極區(qū)的所述第四阻擋層;
(h3)在所述增強型NMOS柵極區(qū)生長金屬形成所述增強型NMOS柵極;
(g4)去除表面所述第四阻擋層。
[0024]本發(fā)明實施例,通過在GOI襯底上采用增強型應變硅鍺(SiGe)雙倒梯形柵NMOS器件形成CMOS集成器件,即通過在GOI襯底上生長N型應變硅鍺(SiGe)層形成CMOS集成器件中NMOS器件和PMOS的有源區(qū),采用各項異性的干法刻蝕刻蝕出兩個倒梯型凹槽,并采用高功函數(shù)材料作為NMOS的柵極,實現(xiàn)了高性能的應變SiGe CMOS器件。
[0025]需要說明的是,在本實施例中,第一和第二只是為了便于清楚描述而設置。即可以理解的是,第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來,而不要求這些實體或操作之間存在任何實際的關(guān)系或者順序。
[0026]實施例二
請參見圖2a-圖2r,圖2a-圖2r為本發(fā)明實施例的一種基于GOI的應變SiGe溝道槽型柵CMOS集成器件的制備方法示意圖,在上述實施例一的基礎(chǔ)上,以制備導電溝道為20nm的應變硅鍺(SiGe)溝道槽型柵CMOS集成器件為例進行詳細說明,具體步驟如下:
5101、襯底選取。如圖2a所示,選取摻雜為IX 117Cm 3~5 X 117Cm 3頂層鍺(Ge)厚度為10~20nm,氧化層厚度為150nm的絕緣襯底上的鍺(Germanium-On-1nsulator,簡稱G0I)襯底片201為初始材料;
5102、外延層生長:
S1021、如圖2b所利用化學汽相淀積(CVD)的方法,在300~400°C下,在GOI襯底片201上生長一層30~40nm厚的本征應變硅鍺(SiGe)層外延層202,Ge含量為0.7-0.8,應變硅鍺材料相較于普通硅材料,載流子迀移率有著極大的提升; 51022、利用離子注入的方法,向本征應變SiGe層注入磷(P)原子,并在500~600°C下,雜質(zhì)擴散1~2分鐘,以使雜質(zhì)分布形成峰值位置距離表面約3~5nm的高斯分布。也即可以形成增強型NMOS,好處在于:采用多子傳輸?shù)姆绞綇亩苊饬藢MOS溝道進行P型摻雜,因為P型摻雜例如硼(B)摻雜有著嚴重的雜質(zhì)激活率低的問題,嚴重影響了溝道載流子迀移率;此時NMOS源漏此時已經(jīng)成為重摻雜區(qū),后續(xù)不需要再對NMOS源漏進行摻雜;
51023、如圖2c所示,利用CVD的方法,在應變SiGe層外延層202上生長一層l~2nm的N型硅(Si)帽層203,摻雜濃度為lX1017~5X1017cm3,以降低溝道材料與柵氧化層界面處的缺陷;
5103、隔離區(qū)的制備:
51031、如圖2d所示,光刻淺槽隔離區(qū),利用干法刻蝕工藝,在源漏隔離區(qū)刻蝕出深度為50~70nm的淺槽204,因為此器件為小尺寸器件,溝道層厚度較低,深槽隔離誤差太大;
51032、如圖2e所示,利用CVD的方法,在750~850°C下,在表面淀積50~70nm的二氧化硅(S12) 205,將淺槽204內(nèi)填滿;
51033、如圖2f所示,利用CVD的方法在表面淀積20~30nm的氮化硅(SiN)206 ;
51034、如圖2g所示,利用CMP方法,將表面20~30nm以上的Si02與SiN除去;
51035、如圖2h所示,利用各向異性的干法刻蝕刻蝕掉表面多余的氧化層,形成淺槽隔離;
5104、制作NMOS的雙倒梯形凹槽柵極:
51041、如圖2i所示,利用利用化學氣相淀積(CVD)的方法在750~850°C下,表面淀積一層 20nm 氮化硅(SiN) 207 ;
51042、光刻NMOS柵極區(qū),利用離子束刻蝕技術(shù),對柵極指定區(qū)域進行刻蝕,理想狀態(tài)下所刻蝕圖形應為矩形凹槽,但由于刻蝕凹槽側(cè)墻的作用,凹槽邊沿的刻蝕速率較小,所以實際情況下所刻蝕的圖形應為倒梯形,且梯形的底角大小與轟擊的離子束能量相關(guān),離子束能量越大,則梯形的底角越接近90°,利用離子束為氬(Ar)粒子,固定束流為50mA,偏置條件為400~700V的粒子束刻蝕方法,刻蝕時間為0.5-1.5分鐘,從而在NMOS柵極區(qū)刻蝕出兩個角度為75~85°,深度為15~25nm的倒梯形凹槽208,且兩凹槽相距10nm,凹槽頂部寬度為5~8nm ;這樣做的好處在于:在保證了 NMOS器件開關(guān)比較大的前提下,同時增大了 NMOS與PMOS器件溝道面積,且溝道頂部雜質(zhì)摻雜較高,從而增大了驅(qū)動電流,提升了 CMOS電路的電學特性與頻率特性;
S104、制作PMOS與NMOS源漏極:
51041、刻蝕掉表面多余的SiN阻擋層;
51042、如圖2j所示,利用ALCVD的方法在200~250°C,在表面淀積一層厚度為5~8nm的HfOJl 209 ;這樣做的好處在于:可以提高器件的柵控能力,增強了器件的電學特性;
51043、利用化學氣相淀積(CVD)的方法在750~850°C下,表面淀積一層20nmSiN 210,
51044、如圖2k所示,利用刻蝕工藝刻蝕掉PMOS的有源區(qū)表面指定位置即源漏位置處的 SiN 210 和 HfO2209 ;
51045、采用離子注入工藝,對PMOS的源漏區(qū)進行硼(B)注入,形成重摻雜的源漏區(qū)
211 ;
51046、刻蝕掉表面多余的SiN阻擋層; S105、制作PMOS和NMOS的電極;
51051、如圖21所示,利用CVD的方法在750~850°C下,在表面淀積一層20nmSiN 212 ;
51052、如圖2m所示,利用刻蝕工藝刻蝕掉指定區(qū)域的SiN212和HfO2 209形成PMOS與NMOS的源漏區(qū)窗口 ;
51053、如圖2n所示,利用CVD的方法,在400~450°C淀積厚度為4~6nm的金屬Ni層213 ;在225~300°C下進行歐姆退火25~40秒;刻蝕掉表面多余的SiN阻擋層;利用CVD的方法,在750~850°C,在表面淀積一層20nm SiN 214 ;
51054、如圖2ο所示,利用刻蝕工藝,刻蝕掉部分SiN214形