表不的情況下，關(guān)系表達(dá)式η < -0.02RonA+0.7 成立。
[0045]關(guān)于常規(guī)M0SFEF，器件被設(shè)計(jì)為使源極區(qū)和源電極的接觸寬度變寬，以減少源極區(qū)與源電極之間的電阻。相反，在上述的M0SFET 1、2中，源極區(qū)14和源電極16的接觸寬度η被限定為小于-0.02RonA+0.7。因此，源極區(qū)14和源電極16的接觸部分的電阻整體上變高了。而且，當(dāng)電流值小時(shí)，接觸部分的電阻具有小的影響，當(dāng)電流值大時(shí)，接觸部分的電阻具有大的影響。結(jié)果，在具有低漏極電壓的區(qū)域中能夠保持漏極電流，在具有高漏極電壓的區(qū)域中能夠減小漏極電流。這樣，即使負(fù)載短路時(shí)將高電壓施加到M0SFETU2，也能抑制大量電流在M0SFET 1、2中流動(dòng)。結(jié)果，能夠在負(fù)載短路時(shí)抑制元件損壞。
[0046](4)優(yōu)選地，M0SFET 1、2被配置成使得關(guān)系表達(dá)式η彡-0.02RonA+0.6成立。通過(guò)這樣限定源極區(qū)14和源電極16的接觸寬度η的上限值為-0.02RonA+0.6，如上所述能夠更有效地減少高電壓區(qū)中的漏極電流。結(jié)果，能夠在負(fù)載短路時(shí)更有效地抑制元件損壞。
[0047](5)優(yōu)選地，在M0SFET 1、2中，接觸寬度η不小于0.1 μm。當(dāng)接觸寬度η小于0.Ιμπι，源極區(qū)14和源電極16的接觸部分的電阻會(huì)變得太大，從而導(dǎo)致器件的大量損耗。因此，優(yōu)選地，為了抑制元件損壞并抑制器件的損耗，將接觸寬度η限定為小于-0.02IU+0.7(優(yōu)選不大于-0.02RonA+0.6)，并將其下限值限定為0.lym0
[0048](6)優(yōu)選地，M0SFET 1被配置成使得在導(dǎo)通狀態(tài)下在溝道區(qū)CH中形成反型層。
[0049](7)優(yōu)選地，在M0SFET 1中，體區(qū)13構(gòu)成主表面10a的一部分。M0SFET 1、2被配置成通過(guò)在源電極16和柵電極27之間施加電壓，來(lái)控制是否在溝道區(qū)CH中形成反型層，溝道區(qū)CH在體區(qū)13中與主表面10a相鄰。因此，根據(jù)本公開(kāi)，在碳化硅半導(dǎo)體器件中可以采用平面型M0SFET 1。
[0050](8)優(yōu)選地，在M0SFET 2中，在碳化硅層10中形成溝槽TR，以在主表面10a側(cè)具有開(kāi)口并且具有暴露體區(qū)13的一部分的側(cè)壁表面SW。M0SFET 2被配置為通過(guò)在源電極16和柵電極27之間施加電壓，來(lái)控制是否在溝道區(qū)CH中形成反型層，溝道區(qū)CH在體區(qū)13中與側(cè)壁表面SW相鄰。因此，根據(jù)本公開(kāi)，在碳化硅半導(dǎo)體器件中可以采用溝槽型M0SFET 2。[0051 ] (9)優(yōu)選地，在M0SFET 2中，在溝槽TR的側(cè)壁表面SW上，體區(qū)13被設(shè)置有包括具有{0-33-8}的面取向的第一面S1的表面。因此，能夠減小側(cè)壁表面SW中的溝道電阻。結(jié)果，能夠減小M0SFET 2的導(dǎo)通電阻。
[0052](10)優(yōu)選地，在M0SFET 2中，該表面微觀上包括第一面S1。表面微觀上進(jìn)一步包括具有{0-11-1}的面取向的第二面S2。因此，能夠進(jìn)一步減小側(cè)壁表面SW中的溝道電阻。結(jié)果，能夠進(jìn)一步減小M0SFET 2的導(dǎo)通電阻。
[0053](11)優(yōu)選地，在M0SFET 2中，該表面的第一和第二面S1、S2構(gòu)成具有{0-11-2}的面取向的組合面SR。因此，能夠進(jìn)一步減小側(cè)壁表面SW中的溝道電阻。結(jié)果，能夠進(jìn)一步減小M0SFET 2的導(dǎo)通電阻。
[0054](12)優(yōu)選地，在M0SFET 2中，該表面相對(duì)于{000-1}面宏觀上具有62° ±10°的偏離角。因此，能夠進(jìn)一步減小側(cè)壁表面SW中的溝道電阻。結(jié)果，能夠進(jìn)一步減小M0SFET2的導(dǎo)通電阻。
[0055](13)優(yōu)選地，M0SFET 1、2被配置成使得其導(dǎo)通時(shí)間不大于14.5nm。因此，例如，根據(jù)該導(dǎo)通時(shí)間(Tr)，能夠評(píng)估M0SFET 1、2的開(kāi)關(guān)特性。在M0SFET 1、2中，能夠減小導(dǎo)通時(shí)間以下降到上述范圍內(nèi)。
[0056][實(shí)施例的細(xì)節(jié)]
[0057]接下來(lái)，參考各圖將描述實(shí)施例的具體實(shí)例。應(yīng)該注意的是，在下述的圖中，為相同或?qū)?yīng)部分指定相同的參考符號(hào)，且不再重復(fù)描述。在本說(shuō)明書(shū)中，單個(gè)面用0示出，集合面用{}示出。另外，晶體學(xué)的負(fù)指數(shù)應(yīng)當(dāng)用上面加有(橫條)的數(shù)字表示，但在本說(shuō)明書(shū)中，用前面加有負(fù)號(hào)的數(shù)字表示。
[0058](第一實(shí)施例)
[0059]首先，參考圖1和圖2，下面描述作為根據(jù)第一實(shí)施例的碳化硅半導(dǎo)體器件的M0SFET 1的結(jié)構(gòu)。圖1示出了沿圖2中的線段1-Ι得到的M0SFET 1的橫截面結(jié)構(gòu)。
[0060]參考圖1，M0SFET 1是平面型M0SFET，且主要包括碳化硅層10、柵極絕緣膜15、柵電極27、源電極16 (電極層)、漏電極20、源極焊盤(pán)電極19、背面焊盤(pán)電極23和層間絕緣膜
21。碳化娃層10包括第一主表面10a和與第一主表面10a相反的第二主表面10b。而且，碳化硅層10包括碳化硅襯底11和外延生長(zhǎng)層5。外延生長(zhǎng)層5設(shè)置有漂移區(qū)12 (第一雜質(zhì)區(qū))、體區(qū)13(第二雜質(zhì)區(qū))、源極區(qū)14(第四雜質(zhì)區(qū))和接觸區(qū)18(第三雜質(zhì)區(qū))。
[0061]碳化硅襯底11包含η型雜質(zhì)，諸如氮(Ν)，因此具有η型導(dǎo)電性。漂移區(qū)12形成在碳化硅襯底11的一個(gè)主表面上。漂移區(qū)12包含η型雜質(zhì)，諸如氮(Ν)，因此具有η型導(dǎo)電性(第一導(dǎo)電類(lèi)型)。漂移區(qū)12的η型雜質(zhì)濃度小于碳化硅襯底11的η型雜質(zhì)濃度。
[0062]與漂移區(qū)12相接觸地形成體區(qū)13。而且，多個(gè)體區(qū)13形成在外延生長(zhǎng)層5中以構(gòu)成第一主表面10a的一部分。而且，在每個(gè)體區(qū)13中，與第一主表面10a相鄰的區(qū)域是溝道區(qū)CH。在M0SFET 1的操作期間，控制是否在溝道區(qū)CH中形成反型層。體區(qū)13包含ρ型雜質(zhì)，諸如鋁(Α1)或硼(Β)，因此具有ρ型導(dǎo)電性(第二導(dǎo)電類(lèi)型)。而且，如圖2的平面圖所示，當(dāng)在第一主表面10a的平面圖中看時(shí)，體區(qū)13具有由六邊形構(gòu)成的外周形狀。
[0063]參考圖1，與體區(qū)13相接觸地形成源極區(qū)14。而且，源極區(qū)14構(gòu)成第一主表面10a的一部分，并且形成在體區(qū)13中，且體區(qū)13介于源極區(qū)14和漂移區(qū)12之間。源極區(qū)14包含η型雜質(zhì)，諸如磷(Ρ)，因此具有η型導(dǎo)電性。源極區(qū)14的η型雜質(zhì)濃度大于漂移區(qū)12的η型雜質(zhì)濃度。而且，如圖2的平面圖所示，當(dāng)在第一主表面10a的平面圖中看時(shí)，源極區(qū)14具有由六邊形構(gòu)成的外周形狀。而且，源極區(qū)14形成在體區(qū)13的內(nèi)部以圍繞接觸區(qū)18。
[0064]參考圖1，與體區(qū)13相接觸地形成接觸區(qū)18。而且，接觸區(qū)18構(gòu)成第一主表面10a的一部分，并且在體區(qū)13中與源極區(qū)14相鄰形成。接觸區(qū)18包含ρ型雜質(zhì)，諸如A1和B，因此具有ρ型導(dǎo)電性。接觸區(qū)18的ρ型雜質(zhì)濃度大于體區(qū)13的ρ型雜質(zhì)濃度。
[0065]而且，如圖2的平面圖所示，當(dāng)在第一主表面10a的平面圖中看時(shí)，接觸區(qū)18具有由六邊形構(gòu)成的外周形狀。而且，接觸區(qū)18形成在體區(qū)13和源極區(qū)14的內(nèi)部。而且，當(dāng)在第一主表面10a的平面圖中看時(shí)，接觸區(qū)18的面積不小于體區(qū)13的面積的10%，優(yōu)選為不小于15%。應(yīng)該注意的是，體區(qū)13和接觸區(qū)18的面積分別是指，當(dāng)在如圖2所示的第一主表面10a的平面圖中看時(shí)，構(gòu)成體區(qū)13和接觸區(qū)18的外周形狀的六邊形的面積。
[0066]參考圖1，形成與第一主表面10a的一部分相接觸的柵極絕緣膜15。更具體地，柵極絕緣膜15形成為從一個(gè)源極區(qū)14上延伸到另一個(gè)源極區(qū)14上且位于體區(qū)13上。柵極絕緣膜15例如由二氧化硅(Si02)等制成。
[0067]柵電極27形成在柵極絕緣膜15上。柵電極27例如由導(dǎo)體制成，諸如其中添加有雜質(zhì)的多晶硅，或A1。而且，柵極電極27形成為從一個(gè)源極區(qū)14上延伸到另一個(gè)源極區(qū)14上。
[0068]源電極16在第一主表面10a上與源極區(qū)14和接觸區(qū)18中的每一個(gè)相接觸，并被電連接到源極區(qū)14和接觸區(qū)18中的每一個(gè)。源電極16由能與源極區(qū)14和接觸區(qū)18形成歐姆接觸的材料制成，諸如從由NixSiy(硅化鎳)、TixSiy(硅化鈦)、AlxSiy(硅化鋁)和TixAlySiz (硅化鈦鋁)(X、y、z>0)組成的組中選擇的至少一種材料。
[0069]相對(duì)于源極區(qū)14，源電極16具有不大于1 X 10 5ηιΩ cm2的接觸電阻。而且，相對(duì)于接觸區(qū)18，源電極16具有不小于1 X 10 4 Ω cm2且不大于1X10 iQcm2的接觸電阻。
[0070]在這里，下面描述M0SFET 1的源電極16和源極區(qū)14的接觸寬度η ( μ m)與導(dǎo)通電阻Ι^ηΑ(m Ω cm2)之間的關(guān)系。在M0SFET 1中，在源極區(qū)14和源電極16的接觸寬度用η表示且M0SFET 1的導(dǎo)通電阻用R-表示的情況下，關(guān)系表達(dá)式n〈-0.02R οηΑ+0.7成立，并且優(yōu)選地，關(guān)系表達(dá)式η ( -0.02RonA+0.6成立。關(guān)于關(guān)系表達(dá)式，例如，當(dāng)導(dǎo)通電阻R—為10mΩ cm2,接觸寬度η小于0.5 μπι，且優(yōu)選不大于0.4 μπι。而且，接觸寬度η優(yōu)選不小于
0.1 μm，且優(yōu)選不小于0.15 μπι。而且，接觸寬度η不大于源極區(qū)14的深度D。
[0071]如圖1所示，接觸寬度η為在碳化硅層10的厚度方向和溝道區(qū)CH中載流子的迀移方向(該方向用圖1的虛線箭頭表示)上的橫截面的寬度。通過(guò)使用例如SEM(掃描電子顯微鏡)、TEM(透射電子顯微鏡)、SCM(掃描電容顯微鏡)等來(lái)觀察橫截面，可以測(cè)量接觸寬度η。
[0072]作為SEM，例如，可以使用由FEI提供的Quanta? 3D FEG。樣本分析區(qū)為例如20μπιΧ20μπι。加速電壓為例如2kV。探針電流為例如15pA。作為T(mén)EM，例如，可以使用由JE0L提供的JEM-2100F。樣本分析區(qū)為例如10 μmX 10 μm