X0.2 μm。加速電壓為例如200kV。作為SCM，例如，可以使用由Bruker AXS提供的Dimens1n 3100。樣本分析區(qū)為例如10μπιΧ15μπι。調(diào)制電壓為例如不小于IV且不大于5V。頻率為例如100Hz。DC偏壓為例如0伏。
[0073]導通電阻IU是在以下狀態(tài)(導通狀態(tài))下的電阻:在該狀態(tài)(導通狀態(tài))中，通過向柵電極27施加不小于閾值電壓的柵極電壓(Vgs)，在溝道區(qū)CH中形成反型層。例如，導通電阻R—不小于1m ^ cm2且不大于15m Ω cm2，優(yōu)選不小于10m Ω cm2且不大于15m Ω cm2。當導通電阻IU為lmQcm2時，M0SFET 1具有例如1.2到1.7kV的擊穿電壓。而且，當導通電阻IU為10m Ω cm 2時，M0SFET 1具有例如1.7kV的擊穿電壓。當導通電阻R 為15m Ω cm 2時，M0SFET 1具有例如3.3kV的擊穿電壓。而且，在施加在源電極16和漏電極20之間的漏極電壓(VDS)為2V且柵極絕緣膜15中的氧化物膜電場為3MV/cm的條件下，可以測量導通電阻R-。
[0074]圖18是示出M0SFET 1的接觸寬度η和導通電阻R-之間關系的圖。在該圖中，橫軸表示導通電阻RmA，縱軸表示接觸寬度η。而且，在該圖中，㈧表示直線η=-0.02RonA+0.7，(B)表示直線 η = -0.02RonA+0.6。因此，在 MOSFET 1 中，在圖 18 的圖中，可以在被直線1?-= 1、直線RotA= 15、直線η = 0.1和直線㈧圍繞的區(qū)域中取R-和!！的值。優(yōu)選地，可以在被直線RotA= 1、直線RotA= 15、直線η = 0.15和直線⑶圍繞的區(qū)域中取R-和η的值。
[0075]參考圖1，漏電極20形成在碳化硅襯底11的第二主表面10b上。漏電極20例如由與源電極16的材料相同的材料制成，并電連接到碳化硅襯底11。
[0076]形成層間絕緣膜21，使得層間絕緣膜21和柵極絕緣膜15圍繞柵電極27。因此，柵電極27與源電極16和源極焊盤電極19電絕緣。層間絕緣膜21是例如由諸如3102的絕緣體制成。
[0077]源極焊盤電極19形成為覆蓋源電極16和層間絕緣膜21。源極焊盤電極19例如由諸如A1的導體制成，并經(jīng)由源電極16電連接到源極區(qū)14。背面焊盤電極23形成為覆蓋漏電極20。背面焊盤電極23例如由諸如A1的導體制成，并經(jīng)由漏電極20電連接到碳化硅襯底11。
[0078]下面描述MOSFET 1的操作。參考圖1，當在源電極16和漏電極20之間施加電壓，同時施加到柵電極27的柵極電壓低于閾值電壓(截止狀態(tài))時，體區(qū)13和漂移區(qū)12之間形成的PN結被反向偏置。因此，MOSFET 1處于非導通狀態(tài)。另一方面，當施加到柵電極27的柵極電壓不小于閾值電壓(導通狀態(tài))時，在體區(qū)13的溝道區(qū)CH中會形成反型層。結果，源極區(qū)14和漂移區(qū)12彼此電連接，由此電流會在源電極16和漏電極20之間流動。這樣，在MOSFET 1的操作中，通過向柵電極27施加電壓來控制是否在體區(qū)13的溝道區(qū)CH中形成反型層，控制載流子在源電極16和漏電極20之間的迀移。應該注意的是，在MOSFET 1的正常操作期間，源電極16和源極區(qū)14之間的接觸電阻的影響??；然而，在電流值變得更大時，接觸電阻的影響將變得更大。
[0079]接下來，下面描述用于制造MOSFET 1的方法。參考圖3，首先執(zhí)行作為步驟(S10)的碳化硅襯底制備步驟。在該步驟(S10)中，參考圖4，通過切割例如由4H型單晶碳化硅制成的錠(未示出)，來制備碳化娃襯底11。
[0080]接下來，作為步驟(S20)，執(zhí)行外延生長層形成步驟。在該步驟(S20)中，參考圖4，例如，可以使用CVD(化學氣相沉積)方法在碳化硅襯底11上形成由碳化硅制成的外延生長層5。在這種CVD方法中，例如，使用硅烷氣體(SiH4)和丙烷氣體(C3Hs)作為源材料氣體，使用氫氣(?)作為載氣，并采用氮氣(N2)作為摻雜氣體。
[0081]接下來，作為步驟(S30)，執(zhí)行離子注入步驟。在該步驟(S30)中，參考圖5，例如，首先將A1離子從第一主表面10a側注入到外延生長層5中，從而在外延生長層5中形成體區(qū)13。接下來，例如，將P離子注入到體區(qū)13中，從而在體區(qū)13中形成源極區(qū)14。接下來，例如，將A1離子注入到體區(qū)13中，從而在體區(qū)13中形成與源極區(qū)14相鄰的接觸區(qū)18。在這里，確定接觸區(qū)18的面積與體區(qū)13的面積的比率。而且，在外延生長層5中，其中沒有形成體區(qū)13、源極區(qū)14和接觸區(qū)18的區(qū)域充當漂移區(qū)12。
[0082]接下來，作為步驟(S40)，執(zhí)行活化退火步驟。在該步驟(S40)中，參考圖5，加熱其上形成有外延生長層5的碳化硅襯底11，從而活化注入在外延生長層5中的雜質(zhì)。這樣，在外延生長層5的雜質(zhì)區(qū)域中會產(chǎn)生期望的載流子。
[0083]接下來，作為步驟(S50)，執(zhí)行柵極絕緣膜形成步驟。在該步驟(S50)中，參考圖6，例如，在包含氧氣(02)的氣氛中加熱碳化娃襯底11，從而在第一主表面(10a)上形成由Si02制成的柵極絕緣膜15。
[0084]接下來，作為步驟(S60)，執(zhí)行柵電極形成步驟。在該步驟(S60)中，參考圖7，例如，使用LP(低壓)CVD方法在柵極絕緣膜15上且與柵極絕緣膜15相接觸地形成由多晶硅等制成的柵電極27。
[0085]接下來，作為步驟(S70)，執(zhí)行層間絕緣膜形成步驟。在該步驟(S70)中，參考圖7，通過例如CVD方法，形成由Si02制成的層間絕緣膜21，以使層間絕緣膜21和柵極絕緣膜15圍繞柵電極27。
[0086]接下來，作為步驟(S80)，執(zhí)行歐姆電極形成步驟。在該步驟(S80)中，參考圖7，通過蝕刻從將要形成源電極16的區(qū)域首先去除柵極絕緣膜15和層間絕緣膜21。這會導致形成暴露源極區(qū)14和接觸區(qū)18的區(qū)域。此時，確定源電極16和源極區(qū)14的接觸寬度。然后，在該區(qū)域中，形成例如由Ni制成的金屬膜。另一方面，在碳化硅襯底11的第二主表面10b上，以類似的方式形成由Ni制成的金屬膜。然后，加熱碳化硅襯底11，由此硅化金屬膜的至少一部分。因此，如圖1所示，在碳化硅層10的第一主表面10a上形成源電極16，在第二主表面10b上形成漏極電極20。
[0087]接下來，作為步驟(S90)，執(zhí)行焊盤電極形成步驟。在該步驟(S90)中，參考圖1，例如，使用沉積方法形成由諸如A1或金(Au)的導體制成的源極焊盤電極19，以覆蓋源電極16和層間絕緣膜21。而且，與源極焊盤電極19 一樣，形成由Al、Au等制成的背面焊盤電極23以覆蓋漏電極20。通過執(zhí)行如上所述的步驟(S10)到(S90)，制造了 MOSFET 1。
[0088]接下來，下面描述MOSFET 1的功能和效果。首先描述的是，通過限定導通電阻&ηΑ與源電極16和源極區(qū)14之間的接觸寬度η的關系提供的功能和效果。
[0089]首先，參考圖19，將描述SiC-MOSFET的一般電流-電壓(1-V)特性。圖19是示出SiC-MOSFET的1-V特性的圖，橫軸表示漏極電壓(VDS)，縱軸表示漏極電流(IDS)。而且，在圖19的圖中，(A)表示SiC-MOSFET的實際1-V特性(導通狀態(tài))，⑶表示SiC-MOSFET的理想1-V特性(導通狀態(tài))，(C)表示截止狀態(tài)中的SiC-MOSFET的1-V特性。
[0090]參考圖19，在截止狀態(tài)(C)，即使當增加漏極電壓時，也基本上沒有漏極電流流動，而在導通狀態(tài)(A)和(B)，漏極電流隨著漏極電壓的增加而增加。同時，在用(B)表示的理想ι-v特性中，隨著漏極電壓的增加，漏極電流在低電壓區(qū)中增加，并且漏極電流在高電壓區(qū)中飽和。相反，在用㈧表示的實際ι-ν特性中，即使在高電壓區(qū)，漏極電流也繼續(xù)增加而不會飽和。因此，如果在負載短路時施加高電壓，就會有大量的電流在器件中流動，這可能會導致元件損壞。漏極電流在SiC-MOSFET的高電壓區(qū)中不由此飽和的一個可能的原因是，在碳化硅層和由Si02制成的柵極絕緣膜之間的界面處存在高密度的界面態(tài)。換句話說，認為是在界面態(tài)中捕獲了載流子，因此漏極電流不會飽和。
[0091 ] 圖20是示出根據(jù)本實施例的MOSFET 1的I_V特性的圖。在該圖中，橫軸表示漏極電壓(VDS)，縱軸表示漏極電流(ID)。該Ι-ν特性表示當MOSFET的導通電阻R-為10mQcm2且柵極電壓(VJ為20V時得到的Ι-V特性。而且，該圖中，(A)表示當接觸寬度η為0.4 μπι時的圖。而且，(Β)表示當接觸寬度η不小于0.5 μπι時的圖。
[0092]從兩個圖之間的比較可以看出，在㈧中，在低電壓區(qū)獲得與⑶中的漏極電流可比較的漏極電流(例如，VDS= 2V)，并且在高電壓區(qū)中，與⑶中的漏極電流相比，漏極電流降低。因此，在MOSFET 1中，通過限定接觸寬度η和導通電阻RotA之間的關系，能夠進一步減小高電壓區(qū)中的漏極電流。更具體地，當設定柵極電壓為20V并設定漏極電壓為不小于20V時，源極區(qū)14的電流密度被減小到不大于30000A/cm2。因此，在MOSFET 1中，能夠在負載短路時抑制元件損壞。
[0093]接下來，下面描述通過相對于體區(qū)13的面積限定接觸區(qū)18的面積所提供的功能和效果。圖21的圖表示導通時間與接觸區(qū)18的面積和體區(qū)13的面積的比率之間的關系。在該圖中，橫軸表示接觸區(qū)18的面積與體區(qū)13的面積的比率(p+/p-體面積:％ )，縱軸表示導通時間(Tr:秒)?？梢允褂脠D30示出的開關評估電路來測量導通時間。在圖30中，“ID”表示漏極電流，“Ves”表示柵極電壓，“VDS”表示漏極電壓，和“VDD”表示電源電壓。
[0094]例如，可用SEM或S