應(yīng)氣體和對應(yīng)的反應(yīng)條件，并且更換后還需要一定的緩沖時間，使反應(yīng)腔內(nèi)的氣體分部分布均勻、反應(yīng)條件穩(wěn)定后才可以開始所述刻蝕步驟或者沉積步驟；而本發(fā)明的技術(shù)方案中，所述博世刻蝕工藝的循環(huán)時間較大，刻蝕同樣深度的硅通孔需要的處理周期較少，從而更換反應(yīng)腔內(nèi)反應(yīng)氣體和反應(yīng)條件的時間次數(shù)和時間減少，從而可以降低刻蝕硅通孔所需要的時間，提高形成硅通孔的效率。
【附圖說明】
[0032]圖1是本發(fā)明的現(xiàn)有技術(shù)形成硅通孔的結(jié)構(gòu)示意圖。
[0033]圖2至圖6是本實施例中硅通孔的形成過程的結(jié)構(gòu)示意圖。
【具體實施方式】
[0034]如【背景技術(shù)】中所述，現(xiàn)有技術(shù)中形成的硅通孔的頂部的側(cè)壁表面較為毛糙，會導致在所述硅通孔內(nèi)形成的導電材料的質(zhì)量較差，影響最終形成的半導體器件內(nèi)的電連接性會泛。
[0035]請參考圖1，研究發(fā)現(xiàn)，導致所述硅通孔頂部的主要原因是由于在刻蝕過程中，掩膜層20會隨著刻蝕過程有橫向的消耗，導致掩膜層20的開口變大，暴露出通孔30頂部附近的半導體襯底10，并且，往往這個時候，在通孔30頂部側(cè)壁表面還沒有形成穩(wěn)定的聚合物層對所述通孔頂部的側(cè)壁進行保護，所以，在導致在刻蝕過程中，對所述硅通孔的頂部側(cè)壁造成條紋凹陷、孔洞等損傷。
[0036]本發(fā)明的實施例中，在刻蝕所述硅通孔的第一階段的刻蝕過程中，使所述掩膜層的開口寬度始終小于形成的凹槽的頂部開口寬度，從而使所述硅通孔的側(cè)壁頂部始終被掩膜層覆蓋，提高硅通孔頂部側(cè)壁的形貌。
[0037]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0038]請參考圖2，提供半導體襯底100。
[0039]所述半導體襯底100的材料包括硅、鍺、鍺化硅、砷化鎵等半導體材料，所述半導體襯底100可以是晶體硅材料也可以是復(fù)合結(jié)構(gòu)如絕緣體上硅。本領(lǐng)域的技術(shù)人員可以根據(jù)半導體襯底100上形成的半導體器件選擇所述半導體襯底100的類型，因此所述半導體襯底的類型不應(yīng)限制本發(fā)明的保護范圍。本實施例中，所述半導體襯底100的材料為單晶娃。后續(xù)在所述半導體襯底100內(nèi)形成娃通孔。
[0040]請參考圖3，在所述半導體襯底100表面形成具有開口 201的掩膜層200。
[0041]所述掩膜層200作為后續(xù)刻蝕半導體襯底100時的掩膜。所述掩膜層200為單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)。掩膜層200的材料可以是光刻膠、無定形碳、Si02、SiN, S1N, TiN、TaN、SiN、SiCN、SiC或BN。本實施例中，所述掩膜層200的材料為氮化硅。形成所述掩膜層200的方法包括:在所述半導體襯底100上形成掩膜材料層，然后在所述掩膜材料層表面形成圖形化光刻膠層，以所述圖形化光刻膠層為掩膜刻蝕所述掩膜材料層形成開口 201。所述開口 201暴露出部分半導體襯底100的表面。所述開口 201的寬度為3微米?20微米。
[0042]由于掩膜層200在后續(xù)的刻蝕過程中，會在厚度方向以及水平方向上存在一定程度的損耗，所以可以使所述掩膜層200內(nèi)的開口 201的寬度小于待形成硅通孔的寬度。
[0043]所述掩膜層200的厚度可以是2微米?6微米，所述掩膜層200的厚度較大，以確保在刻蝕過程中，所述掩膜層200在厚度方向上不會被消耗掉，從而可以對半導體襯底100的其他區(qū)域表面起到較好的保護作用。
[0044]本實施例中所述掩膜層200的材料為光刻膠層，厚度為4.6微米，可以采用旋涂工藝形成所述掩膜層。
[0045]請參考圖4，在第一刻蝕階段內(nèi)，以所述掩膜200為掩膜，刻蝕所述半導體襯底100，形成通孔101，隨著刻蝕過程的不斷進行，所述通孔101的深度不斷增加，同時保持所述通孔101的頂部寬度始終大于掩膜層200的開口 201寬度。
[0046]在所述第一刻蝕階段中，所述掩膜層200的開口 201的一側(cè)側(cè)壁的底部與緊貼所述掩膜層的同一側(cè)的通孔101的側(cè)壁頂部之間的距離為底切值A(chǔ)，所述底切值A(chǔ)的范圍為Oum ?6um0
[0047]本實施例中，采用博世刻蝕工藝刻蝕所述半導體襯底100，形成硅通孔101，所述博世刻蝕工藝包括循環(huán)進行的多個處理周期，每個處理周期包括一個刻蝕步驟和一個沉積步驟，一個處理周期的總時間為博世刻蝕的循環(huán)時間，所述博世刻蝕的循環(huán)時間大于或等于10s，使得在刻蝕過程中，隨著所述通孔101的深度不斷增加，所述通孔101寬度始終大于掩膜層200的開口 201寬度。
[0048]發(fā)明人研究發(fā)現(xiàn)，增大博世刻蝕的循環(huán)時間可以增加在刻蝕開始階段形成的底切值，與現(xiàn)有技術(shù)相比，本發(fā)明的實施例中的博世刻蝕的循環(huán)時間大大增加，從而可以在刻蝕的開始階段使形成的通孔具有較大的底切值A(chǔ)。本實施例中，在所述博世刻蝕的第一個處理周期之后，形成的硅通孔101的底切值A(chǔ)大于1.Sum ;后續(xù)隨著刻蝕過程的不斷進行，由于所述掩膜層200的橫向消耗，導致所述開口 201的寬口不斷增大，而所述底切值A(chǔ)則逐漸減少。但是由于所述最初的底切值A(chǔ)較大，能夠在所述第一刻蝕階段內(nèi)，始終保持所述底切值大于0，使得所述掩膜層200的開口 201寬度始終大于所述通孔101的頂部寬度，從而可以避免對通孔101的頂部側(cè)壁造成損傷。
[0049]研究發(fā)現(xiàn)，雖然循環(huán)時間增大會導致對通孔側(cè)壁的橫向刻蝕量變大，但是所述橫向刻蝕量的大小并不是隨著循環(huán)時間的增大而同比例增大的，循環(huán)時間越大，橫向刻蝕量隨循環(huán)時間變化的變化率越小，所以，在本發(fā)明的實施例中，并不會因為采用較大的循環(huán)時間而導致產(chǎn)生過大的橫向刻蝕量，而使最終形成的通孔的尺寸不準確。比如在循環(huán)時間為75秒時其對側(cè)壁的刻蝕(只有3-4um)并不是其循環(huán)時間為5秒時側(cè)壁刻蝕量(約lum)的15倍，所以在采用本發(fā)明超長刻蝕循環(huán)時不僅能獲得更快的刻蝕速率，還降低了對快速切換的硬件要求，同時不大幅增加對側(cè)壁的刻蝕。
[0050]本發(fā)明的實施例中，所述博世刻蝕工藝的循環(huán)時間可以為10s?120s。其中，所述博世刻蝕工藝中的刻蝕步驟的時間可以大于沉積步驟的時間，例如所述刻蝕步驟的時間可以是沉積步驟時間的2倍?5倍。
[0051]具體的，所述刻蝕步驟中，所述第一階段的博世刻蝕中的刻蝕步驟采用的刻蝕氣體為SF6，刻蝕溫度為-10 °C?50 °C，反應(yīng)腔壓強為60mTorr?180mTorr，源射頻功率為1000W?3000W，偏置射頻功率為40W?200W，SFj^]流量為600sccm?2000sccm，單次刻蝕步驟的時間為8s?100s ;所述第三刻蝕中的沉積步驟采用的沉積氣體為C4Fs、C4F6、CHF3、CH2F2、C5Fs或COS中的一種或幾種，沉積溫度為_10°C?50°C，反應(yīng)腔壓強為30mTorr?lOOmTorr,源射頻功率為1000W?3000W，偏置射頻功率為5W?200W，沉積氣體的流量為300sccm?lOOOsccm，單次沉積步驟的時間為2s?20s。
[0052]具體的，本實施例中，所述第一刻蝕階段的博世刻蝕的循環(huán)時間為75s，其中刻蝕步驟的時間為55s，沉積步驟的時間為20s，并且本實施例中，在所述第一個處理周期中首先進行刻蝕步驟，然后進行沉積步驟，使得刻蝕開始階段形成的底切值盡可能大，本實施例中，所述第一個處理周期后形成的底切值A(chǔ)為4.5微米。
[0053]隨著刻蝕過程的不斷進行，所述通孔101的深度將會不斷增加，而所述掩膜層200的開口 201的寬度也不斷增加，導致所述底切值不斷減小。
[0054]請