實(shí)現(xiàn)存儲(chǔ)電荷被隔離在浮柵區(qū)域內(nèi)，從而避免3D-CTM中遇到的電荷橫向電荷損失的問題。
[0035]如圖5所示，采用上述類似成膜工藝，在堆疊結(jié)構(gòu)2、3、4的側(cè)面，以及在浮柵5B的側(cè)面形成隧穿層5C。其中隧穿層包括Si02或高k材料，其中高k材料包括但不限于氮化物（例如SiN、AlN、TiN、TaN)、金屬氧化物（主要為副族和鑭系金屬元素氧化物，例如MgO、A1203、Ta205、Ti02、ZnO、Zr02、Hf02、Ce02、Y203、La203)、氮氧化物（如 SiON、HfSiON)、鈣鈦礦相氧化物（例如PbZrJh x03(PZT)、BaxSri xTi03(BST))等，隧穿層可以是上述材料的單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)。隧穿層5B將隔離絕緣浮柵5B與未來的溝道區(qū)。
[0036]如圖6所示，在溝槽3T中形成溝道層。采用M0CVD、MBE、ALD等工藝共形地形成溝道層6A，覆蓋了隧穿層5C的側(cè)壁，溝道層6A為半導(dǎo)體材質(zhì)，與摻雜區(qū)1W晶格常數(shù)相等或相近。溝道層6A材料可以選自IV族單質(zhì)半導(dǎo)體、IV族化合物半導(dǎo)體、III-V族或II-VI族化合物半導(dǎo)體，諸如 Si、Ge、SiGe、SiC、GeC、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs等及其組合。在本發(fā)明圖6所示一個(gè)實(shí)施例中，溝道層6A的沉積方式為局部填充孔槽3T的側(cè)壁而形成為具有空氣隙6B的中空柱形。在本發(fā)明圖中未示出的其他實(shí)施例中，選擇溝道層6A的沉積方式以完全或者局部填充孔槽3T，形成實(shí)心柱、空心環(huán)、或者空心環(huán)內(nèi)填充絕緣層（未示出）的核心-外殼結(jié)構(gòu)。溝道層6A的水平截面的形狀與孔槽3T類似并且優(yōu)選地共形，可以為實(shí)心的矩形、方形、菱形、圓形、半圓形、橢圓形、三角形、五邊形、五角形、六邊形、八邊形等等各種幾何形狀，或者為上述幾何形狀演化得到的空心的環(huán)狀、桶狀結(jié)構(gòu)(并且其內(nèi)部可以填充絕緣層）。優(yōu)選地，對(duì)于空心的柱狀溝道層6A結(jié)構(gòu)，可以進(jìn)一步在溝道層6A內(nèi)側(cè)填充絕緣隔離層6B，例如通過LPCVD、PECVD、HDPCVD等工藝形成例如氧化硅材質(zhì)的層6B，用于支撐、絕緣并隔離溝道層6A。
[0037]此后，在溝道層6A頂部沉積漏區(qū)6C。優(yōu)選地，采用與溝道層6A材質(zhì)相同或者相近(例如與Si相近的材質(zhì)非晶Si、多晶Si、SiGe、SiC等，以便微調(diào)晶格常數(shù)而提尚載流子遷移率，從而控制單元器件的驅(qū)動(dòng)性能）的材質(zhì)沉積在孔槽3T的頂部并摻雜形成存儲(chǔ)器件單元晶體管的漏區(qū)6C。自然，如果與圖6所示不同，溝道層6A為完全填充的實(shí)心結(jié)構(gòu)，則溝道層6A在整個(gè)器件頂部的部分則構(gòu)成相應(yīng)的漏區(qū)6C而無需額外的漏區(qū)沉積步驟。在本發(fā)明其他實(shí)施例中，漏區(qū)6C也可以為金屬、金屬氮化物、金屬硅化物，例如W、WN、WSi等任一種或其組合，構(gòu)成金半接觸而在頂部形成肖特基型器件。
[0038]如圖7所示，形成層間介質(zhì)層（ILD) 7并刻蝕露出襯底。ILD 7可以為CVD或氧化法形成的氧化硅，或者旋涂、噴涂、絲網(wǎng)印刷等工藝形成的低k材料，低k材料包括但不限于有機(jī)低k材料（例如含芳基或者多元環(huán)的有機(jī)聚合物）、無機(jī)低k材料（例如無定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、836、？36、8?36)、多孔低1^材料（例如二硅三氧烷（33〇)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C二氧化硅、摻F多孔無定形碳、多孔金剛石、多孔有機(jī)聚合物）。優(yōu)選地，CMP平坦化ILD 7。利用光刻膠掩模圖形（未示出）執(zhí)行各向異性刻蝕工藝，依次垂直刻蝕ILD 7、多個(gè)堆疊4A/B/C、3A/B/C/D/E、2A/B/C，直至暴露襯底1表面摻雜區(qū)1W，形成多個(gè)垂直開口 7T。在平面圖（未示出）中，多個(gè)垂直開口 7T將圍繞每一個(gè)垂直溝道6A/6B/6C，例如每個(gè)垂直溝道平均具有2?6個(gè)垂直開口 7T圍繞周邊。開口 7T的截面形狀可以與深孔3T相同。垂直開口 7T將暴露第二堆疊3A/B/C/D/E的背離溝道區(qū)6A/B/C的側(cè)面，以便隨后選擇性刻蝕去除第二堆疊的至少一部分。
[0039]如圖8所示，選擇性刻蝕去除第二堆疊的至少一部分以露出阻擋層5A。選用各向同性刻蝕工藝，去除第二堆疊3中的中部的多個(gè)子層例如38、3(：、30，僅保留最外層的多個(gè)子層3A、3E。根據(jù)各個(gè)子層材質(zhì)不同，可以選擇濕法腐蝕液以各向同性地刻蝕去除所需的子層。具體地，針對(duì)氧化硅材質(zhì)采取HF基腐蝕液，針對(duì)氮化硅材質(zhì)采用熱磷酸腐蝕液，針對(duì)多晶硅或非晶硅材質(zhì)采用Κ0Η或TMAH等強(qiáng)堿腐蝕液。另外還可以針對(duì)非晶碳、DLC等碳基材質(zhì)而選用氧等離子干法刻蝕，使得〇與C反應(yīng)形成氣體而抽出。去除中部的多個(gè)子層3B/C/D之后，在外層的子層3A、3E之間留下了橫向（平行于襯底表面的水平方向）的多個(gè)凹槽3R，以用于稍后形成控制電極。
[0040]隨后在開口 7T底部襯底1中形成共用源極1S。例如選用離子注入工藝，自對(duì)準(zhǔn)的垂直注入襯底1底部形成了多個(gè)共用源極1S，以及優(yōu)選地進(jìn)一步在表面形成金屬硅化物（未示出）以降低表面接觸電阻。金屬硅化物例如NiSi2 y、Nii xPtxSi2 y、C〇Si2 ,或Nh xCoxSi2 y，其中x均大于0小于l，y均大于等于0小于1。共源區(qū)IS與襯底摻雜區(qū)1W具有不同的摻雜類型，從而對(duì)于擦寫讀操作形成不同的載流子路徑。
[0041]如圖9所示，在橫向凹槽3R中沉積第二阻擋層8A以及控制柵極8B。沉積工藝?yán)鏗DPCVD、MOCVD、MBE、ALD等臺(tái)階覆蓋率良好、填充率高的共形成膜工藝。第二阻擋層8A材料類似于阻擋層5A，可以選自氧化硅、氮化硅、氮氧化硅、或其他高k材料（包括但不限于A10x、AlNx、Hf0x、HfAlx0y、HfSi0N等等）的任一種或其組合，組合方式包括但不限于混合、層疊、鑲嵌等等。阻擋層8A可以是單層，也可以是多種材料的堆疊結(jié)構(gòu)，例如SiO-SiN-SiO、Si0-A10/Hf0-Si0、0-N-Si0N-N-0等。第二阻擋層8A也可以稱作IPD (多晶硅間介質(zhì)）?？刂茤艠O8B材料類似于浮柵5B，例如（η或p)摻雜的多晶硅、非晶硅、微晶硅，也可以是金屬、金屬合金、導(dǎo)電金屬氮化物和/或氧化物和/或硅化物，可以是這些材料的單層結(jié)構(gòu)，也可以是這些材料的多層結(jié)構(gòu)（例如堆疊），例如金屬選自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La的任一種或其組合?？刂茤艠O8B中還可摻雜有C、F、N、0、B、P、As等元素以調(diào)節(jié)功函數(shù)。優(yōu)選地，控制柵極8B為金屬基材料，而浮柵5B為硅基材料。
[0042]值得注意的是，第一阻擋層5A和第二阻擋層8A兩者可以擇一形成或均形成，因此在圖3所示步驟中可以暫時(shí)不形成阻擋層5A而等待圖9所示步驟中再形成阻擋層8A，或者在圖3所示步驟中形成阻擋層5A而在圖9所示步驟中不形成阻擋層8A，或者圖3、圖9中均分別形成阻擋層5A、8A。
[0043]最后，如圖10所示，完成器件連線。在開口 7T中填充形成源區(qū)IS的引出結(jié)構(gòu)9。例如先CVD或氧化/氮化工藝形成絕緣材料層并各向異性刻蝕去除底部露出源極1S而形成側(cè)墻9A以避免與位線的控制柵極8B短接，隨后通過MOCVD、ALD、蒸發(fā)、濺射等工藝形成金屬材料的源極引出線9B，其材質(zhì)例如金屬，可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金屬單質(zhì)、或這些金屬的合金以及這些金屬的導(dǎo)電氮化物或?qū)щ娧趸?。?yōu)選地，CMP平坦化引出線9A/9B直至暴露ILD 7。隨后刻蝕ILD 7直至暴露