漏區(qū)6C，填充與引出線9類似的材料形成位線引出線10 (BL)。
[0044]最終實(shí)現(xiàn)的器件剖視圖如圖10所示，一種三維半導(dǎo)體器件，包括多個存儲單元，多個存儲單元的每一個包括：溝道層6A/6B，沿垂直于襯底1表面的方向分布；多個絕緣層3A/3E沿著溝道層的側(cè)壁交替層疊；水平相鄰的浮柵5B與控制柵極8B(例如從下至上可以依次包括底部選擇柵極BSG、虛設(shè)柵極DG、字線WLO、WL1至WL31共32個、頂部選擇柵極TSG，這些均未具體標(biāo)出）多個配對，兩者之間具有阻擋層5A、8A ;隧穿層5C，位于浮柵5B與溝道層6A側(cè)壁之間；漏極6C，位于溝道層的頂部；以及源極1S，位于多個存儲單元的相鄰兩個存儲單元之間的襯底中；其中，浮柵5B與控制柵極8B相互配合以具有曲折的界面。優(yōu)選地，浮柵5B和/或控制柵極8B形狀沿垂直方向上下對稱；優(yōu)選地，浮柵5B和/或控制柵極8B剖面為三角形、矩形、方形、梯形、倒梯形、Σ形（多段折線相連）、C形（超過1/2曲面，曲面可以是圓面、橢圓面、雙曲面）、D形（1/2曲面，曲面可以是圓面、橢圓面、雙曲面）。其他各層的材料和構(gòu)造特征如工藝方法部分所述，在此不再贅述。
[0045]相比于基于電荷俘獲存儲概念的3D存儲器3D-CTM，基于浮柵單元的3D存儲器3D-FG可以實(shí)現(xiàn)存儲電荷被隔離在浮柵區(qū)域內(nèi)，從而避免3D-CTM中遇到的電荷橫向電荷損失的問題。
[0046]對于現(xiàn)有3D-FG結(jié)構(gòu)來說，通過形成丁字型浮柵，可以有效提高控制柵與浮柵之間的電容，從而有效提高控制柵到浮柵的耦合系數(shù)，進(jìn)而提高存儲單元的可靠性。另一方面，這種控制柵對浮柵的環(huán)繞結(jié)構(gòu)，將減少垂直串單元之間的耦合，也就是說浮柵單元之間因?yàn)榭刂茤诺钠帘涡Ч沟孟噜弳卧g的電容的面積減小，從而減少了存儲陣列中的干擾，提高了陣列的可靠性。
[0047]另一方面，代替基于多晶硅控制柵和SiO/SiN/SIO阻擋層結(jié)構(gòu)，本實(shí)例中也可以利用后柵工藝進(jìn)入高K金屬柵，從而從介電常數(shù)的角度提高耦合。
[0048]此外，本專利以基于電荷俘獲存儲器的單元串來進(jìn)行闡述，但是也適用于采用三維浮柵單元串、阻變單元串等的選擇管優(yōu)化。
[0049]依照本發(fā)明的三維半導(dǎo)體存儲器件及其制造方法，使得控制柵與浮柵在同一個水平面上相互咬合，有效地提高了控制柵至浮柵耦合系數(shù)同時減小了垂直串單元之間的耦合，提高了器件可靠性。
[0050]盡管已參照一個或多個示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對器件結(jié)構(gòu)或方法流程做出各種合適的改變和等價方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【主權(quán)項(xiàng)】
1.一種三維半導(dǎo)體器件，包括多個存儲單元，多個存儲單元的每一個包括: 溝道層堆疊，沿垂直于襯底表面的方向分布； 多個絕緣層，沿著溝道層堆疊的側(cè)壁交替層疊； 浮柵與控制柵極構(gòu)成的多個配對，水平相鄰地位于相鄰絕緣層之間，浮柵與控制柵極之間具有至少一個阻擋層； 隧穿層，位于浮柵與溝道層堆疊側(cè)壁之間； 漏極，位于溝道層堆疊的頂部；以及 源極，位于多個存儲單元的相鄰兩個存儲單元之間的襯底中； 其中，浮柵與控制柵極相互配合以具有曲折的界面。2.如權(quán)利要求1的三維半導(dǎo)體器件，其中，浮柵和/或控制柵極形狀沿垂直方向上下對稱或者非對稱；優(yōu)選地，浮柵和/或控制柵極剖面為三角形、矩形、方形、梯形、倒梯形、Σ形、C形、D形的任一種或其組合。3.如權(quán)利要求1的三維半導(dǎo)體器件，其中，溝道層堆疊平行于襯底表面的截面形狀包括選自矩形、方形、菱形、圓形、半圓形、橢圓形、三角形、五邊形、五角形、六邊形、八邊形及其組合的幾何形狀，以及包括選自所述幾何形狀演化得到的實(shí)心幾何圖形、空心環(huán)狀幾何圖形、或者空心環(huán)狀外圍層與絕緣層中心的組合圖形。4.如權(quán)利要求1的三維半導(dǎo)體器件，其中，絕緣層材料選自氧化硅、氮化硅、氮氧化硅、碳氧化硅、氮化硼、氧化鋁的任一種或其組合；任選地，溝道層堆疊包括溝道層、溝道填充層，優(yōu)選地溝道層材料選自IV族單質(zhì)、IV族化合物、II1-V族化合物、I1-VI族化合物半導(dǎo)體，例如為單晶 S1、非晶 S1、多晶 S1、微晶 S1、單晶 Ge、SiGe、S1:C、SiGe:C、SiGe:H、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs的任一種或其組合，優(yōu)選地溝道填充層材料為空氣或氧化物、氮化物；任選地，阻擋層和/或隧穿層為氧化硅、高k材料的任一種或組合；任選地，浮柵和/或控制柵極材質(zhì)為摻雜多晶硅、摻雜非晶硅、金屬、金屬合金、導(dǎo)電的金屬氮化物和/或金屬氧化物和/或金屬硅化物的任一種或其組合。5.如權(quán)利要求1的三維半導(dǎo)體器件，其中，控制柵極包括底部選擇晶體管柵極、虛設(shè)柵極、多個字線柵極、頂部選擇晶體管柵極。6.一種三維半導(dǎo)體器件的制造方法，包括步驟: 在存儲單元區(qū)的襯底上依次形成多個子層交替的堆疊； 刻蝕堆疊形成多個垂直的溝槽； 橫向刻蝕去除堆疊的多個子層的至少一部分，在溝槽側(cè)面形成多個凹槽； 在多個凹槽中形成浮柵； 在溝槽中依次形成隧穿層和溝道層堆疊； 在溝道層堆疊頂部形成漏極； 刻蝕堆疊形成多個垂直的開口，直至暴露襯底； 橫向刻蝕去除堆疊的多個子層的至少一部分，形成露出浮柵的多個第二凹槽； 在開口底部的襯底中形成源極； 在第二凹槽中形成控制柵極。7.如權(quán)利要求6的三維半導(dǎo)體器件制造方法，其中，在形成浮柵之前和/或在形成控制柵極之前進(jìn)一步包括在凹槽或第二凹槽中形成至少一個阻擋層。8.如權(quán)利要求6的三維半導(dǎo)體器件制造方法，其中，凹槽和/或第二凹槽形狀沿垂直方向上下對稱或者非對稱；優(yōu)選地，凹槽和/或第二凹槽剖面為三角形、矩形、方形、梯形、倒梯形、Σ形、C形、D形的任一種或其組合。9.如權(quán)利要求6的三維半導(dǎo)體器件制造方法，其中，多個子層中相鄰子層材料不同；任選地，多個子層的材料選自氧化硅、氮化硅、氮氧化硅、碳氧化硅、多晶硅、非晶硅、非晶碳、氮化硼、氧化鋁的任一種或其組合；任選地，多個子層的材料關(guān)于中間層對稱或非對稱；任選地，多個子層的數(shù)目為奇數(shù)或偶數(shù)。10.如權(quán)利要求6的三維半導(dǎo)體器件制造方法，其中，形成控制柵極之后進(jìn)一步包括，形成源極連接線和字線連接線。
【專利摘要】一種三維半導(dǎo)體器件，包括多個存儲單元，多個存儲單元的每一個包括：溝道層堆疊，沿垂直于襯底表面的方向分布；多個絕緣層，沿著溝道層堆疊的側(cè)壁交替層疊；浮柵與控制柵極構(gòu)成的多個配對，水平相鄰地位于相鄰絕緣層之間，浮柵與控制柵極之間具有至少一個阻擋層；隧穿層，位于浮柵與溝道層堆疊側(cè)壁之間；漏極，位于溝道層堆疊的頂部；以及源極，位于多個存儲單元的相鄰兩個存儲單元之間的襯底中；其中，浮柵與控制柵極相互配合以具有曲折的界面。依照本發(fā)明的三維半導(dǎo)體存儲器件及其制造方法，使得控制柵與浮柵在同一個水平面上相互咬合，有效地提高了控制柵至浮柵耦合系數(shù)同時減小了垂直串單元之間的耦合，提高了器件可靠性。
【IPC分類】H01L27/115, H01L29/423, H01L21/8247
【公開號】CN105390500
【申請?zhí)枴緾N201510738219
【發(fā)明人】霍宗亮, 葉甜春
【申請人】中國科學(xué)院微電子研究所
【公開日】2016年3月9日
【申請日】2015年11月3日