封裝上封裝堆疊微電子結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本描述的實施例大體上涉及微電子封裝制造的領(lǐng)域，并且更特定地，涉及包括采用倒裝(flipped)配置堆疊的兩個微電子封裝的微電子結(jié)構(gòu)。
【背景技術(shù)】
[0002]微電子產(chǎn)業(yè)不斷地努力生產(chǎn)甚至更快且更小的微電子封裝以供在各種電子產(chǎn)品中使用，其包括但不限于計算機服務(wù)器產(chǎn)品和便攜式產(chǎn)品，例如便攜式計算機、電子平板、蜂窩電話、數(shù)字拍攝裝置及類似物。實現(xiàn)這些目標的一個途徑是制造堆疊封裝。一個類型的封裝堆疊(叫作封裝上封裝(Package-on_Package，PoP)堆疊)對于在封裝上封裝堆疊結(jié)構(gòu)內(nèi)的微電子設(shè)備之間、需要小的橫向尺寸、低封裝高度和高帶寬的移動和無線應(yīng)用正變成重要的技術(shù)方案。
【附圖說明】
[0003]本公開的主題特別在說明書的結(jié)論部分中指出并且清楚地要求保護。本公開的前述和其他特征在結(jié)合附圖來看時將從下列描述和附上的權(quán)利要求變得更充分地顯而易見。理解附圖僅描繪根據(jù)本公開的若干實施例并且因此不視為限制它的范圍。公開將通過使用附圖另外專門且詳細描述，使得可以更容易弄清本公開的優(yōu)勢，其中:
圖1-7圖示根據(jù)本描述的實施例制造封裝上封裝堆疊微電子結(jié)構(gòu)的過程的橫截面視圖。
[0004]圖8圖示根據(jù)本描述的另一個實施例的封裝上封裝堆疊微電子結(jié)構(gòu)的橫截面視圖。
[0005]圖9圖示根據(jù)本描述的再另一個實施例的封裝上封裝堆疊微電子結(jié)構(gòu)的橫截面視圖。
[0006]圖10圖示根據(jù)本描述的再另一個實施例的封裝上封裝堆疊微電子結(jié)構(gòu)的橫截面視圖。
[0007]圖11圖示根據(jù)本描述的一個實施例的圖3的沿線A-A的俯視圖。
[0008]圖12圖示根據(jù)本描述的另一個實施例的圖3的沿線A-A的俯視圖。
[0009]圖13是根據(jù)本描述的實施例制造封裝上封裝堆疊微電子結(jié)構(gòu)的過程的流程圖。
[0010]圖14圖示根據(jù)本描述的一個實現(xiàn)的計算設(shè)備。
【具體實施方式】
[0011]在下列詳細描述中，參考附圖，其通過圖示示出其中可實踐要求保護的主題的特定實施例。足夠詳細地描述這些示例以使本領(lǐng)域內(nèi)技術(shù)人員能夠?qū)嵺`主題。要理解各種實施例盡管不同但不一定互相排斥。例如，本文連同一個實施例描述的特定特征、結(jié)構(gòu)或特性可在其他實施例內(nèi)實現(xiàn)而不偏離要求保護的主題的精神和范圍。在該說明書內(nèi)對“一個實施例”或“實施例”的引用意指連同實施例描述的特定特征、結(jié)構(gòu)或特性包括在本描述所包含的至少一個實現(xiàn)中。因此，短語“一個實施例”或“在實施例中”的使用不一定指相同實施例。另外，要理解可修改每個公開的實施例內(nèi)個體元件的位點或設(shè)置而不偏離要求保護的主題的精神和范圍。下列詳細描述因此不是限制性意義的，并且主題的范圍僅由附上的權(quán)利要求(在適當解釋的情況下)連同權(quán)利要求所要求保護的全范圍等同物限定。在圖中，類似的標號在若干視圖中始終指相同或相似的元件或功能性，并且本文描繪的元件不一定用彼此按比例，相反個體元件可放大或減小以便更容易領(lǐng)會本描述的上下文中的元件。
[0012]如本文使用的術(shù)語“在…上面”、“到”、“在…之間”和“在…上”可指一個層相對于其他層的相對位置。在另一個層“上面”或“上”或接合“到”另一個層的一個層可與另一層直接接觸或可具有一個或多個介入層。在層“之間”的一個層可與層直接接觸或可具有一個或多個介入層。
[0013]本描述的實施例包括封裝上封裝堆疊微電子結(jié)構(gòu)，其包括采用倒裝配置附連到彼此的一對微電子封裝。在一個實施例中，封裝上封裝堆疊微電子結(jié)構(gòu)可包括第一和第二微電子封裝，每個包括具有在每個微電子封裝襯底的第一表面上形成的至少一個封裝連接接合墊的襯底，并且每個具有電連接到每個微電子封裝襯底第一表面的至少一個微電子設(shè)備，其中該第一和第二微電子封裝利用在第一微電子封裝連接接合墊與第二微電子封裝連接接合墊之間延伸的至少一個封裝對封裝互連結(jié)構(gòu)而連接到彼此。
[0014]圖1-7圖示本描述的實施例，其中一對微電子封裝采用倒裝配置附連到彼此來形成封裝上封裝堆疊微電子結(jié)構(gòu)。如在圖1中示出的，可形成封裝襯底110。封裝襯底110可以是任何適合的襯底，例如插入物或類似物，其具有第一表面112和相對的第二表面114。封裝襯底110可具有多個接合墊，其包括在封裝襯底第一表面112中或上形成的至少一個微電子設(shè)備附連接合墊122和至少一個封裝上封裝接合墊124，和在封裝襯底第二表面114中或上形成的多個外部連接接合墊126。封裝襯底110可包括多個介電層(未圖示)，其具有穿過其中形成的多個導(dǎo)電線路116，其中這些導(dǎo)電線路116可在例如微電子設(shè)備附連接合墊122、封裝上封裝接合墊124和/或外部連接接合墊126等適合的接合墊之間形成連接。
[0015]封裝襯底110可包括任何適合的介電材料，其包括但不限于液晶聚合物、環(huán)氧樹月旨、雙馬來酰亞胺三嗪樹脂、FR4、聚酰亞胺材料及類似物。導(dǎo)電線路116可由任何適合的導(dǎo)電材料形成，其包括但不限于銅、銀、金、鎳和其合金。理解封裝襯底110可由許多介電層形成、可包含剛性芯(未示出)，并且可包括在其中形成的有源和/或無源微電子設(shè)備(未示出)。進一步理解導(dǎo)電線路116可以在封裝襯底110和/或用額外外部部件(未示出)形成任何期望的電氣路線。還理解阻焊層(未示出)可以在封裝襯底第一表面112和/或封裝襯底第二表面114上使用，如將被本領(lǐng)域內(nèi)技術(shù)人員所理解的。用于形成封裝襯底110的過程對本領(lǐng)域內(nèi)技術(shù)人員是眾所周知的，并且為了簡潔和簡明起見而將不在本文描述或圖示。
[0016]如在圖2中示出的，可在封裝上封裝接合墊124中的每個上形成封裝互連材料凸塊(bump ) 134。封裝互連材料凸塊134可由任何適合的材料形成，其包括但不限于可回流焊料。
[0017]如在圖3中示出的，具有有效表面(active surface)144和相對背表面148的微電子設(shè)備142可采用一般稱為倒裝芯片(f lip-chip)或控制塌陷芯片連接(“C4”)配置的配置利用多個設(shè)備到襯底互連132而附連到對應(yīng)的微電子設(shè)備附連接合墊122，來形成微電子封裝100。設(shè)備到襯底互連132可在微電子設(shè)備142的有效表面144上在微電子設(shè)備接合墊122與鏡像接合墊146之間延伸以在其之間形成電連接。理解微電子設(shè)備接合墊146可與微電子設(shè)備142內(nèi)的集成電路(未不出)電通信。微電子設(shè)備142可以是任何適合的微電子設(shè)備，其包括但不限于微處理器、芯片集、圖形設(shè)備、無線設(shè)備、存儲器設(shè)備、專用集成電路設(shè)備及類似物。
[0018]設(shè)備到襯底互連132可以由任何適合的材料制成，其包括但不限于焊料和導(dǎo)電填充環(huán)氧樹脂。焊料材料可包括或可以是任何適合的材料，其包括但不限于鉛/錫合金，例如63%錫/37%鉛焊料或無鉛焊料，例如純錫或高錫含量合金(例如，90%或以上的錫)，例如錫/鉍、共晶錫/銀、三元錫/銀/銅、共晶錫/銅和相似合金。在微電子設(shè)備142利用由焊料制成的設(shè)備到襯底互連132而附連到微電子襯底110時，焊料通過熱、壓力和/或聲能而回流來保護微電子設(shè)備接合墊146與微電子設(shè)備附連接合墊122之間的焊料。另外，微電子設(shè)備142可以是基于銅柱的倒裝芯片部件，其附連到襯底110，如將被本領(lǐng)域內(nèi)技術(shù)人員所理解的。
[0019]如在圖4中示出的，電絕緣可流動材料(例如底部填充(underfill)材料152)可設(shè)置在微電子設(shè)備142與封裝襯底110之間，其大致上使設(shè)備到襯底互連132密封。底部填充材料152可用于使可能由微電子設(shè)備142與微電子襯底110之間的熱膨脹失配引起的機械應(yīng)力問題減少。底部填充材料152可以是環(huán)氧樹脂材料，其包括但不限于環(huán)氧樹脂、氰代酯、硅酮、硅氧烷和基于酚的樹脂，它具有足夠低的粘性以在由底部填充材料分配器(未示出)引入時通過毛細管作用而在微電子設(shè)備142與微電子襯底110之間被吸走，這將被本領(lǐng)域內(nèi)技術(shù)