和在微電子封裝襯底第一表面上形成的至少一個(gè)封裝連接接合墊，并且具有電連接到所述微電子封裝襯底第一表面的至少一個(gè)微電子設(shè)備； 第二微電子封裝，其包括襯底，所述襯底具有第一表面和在每個(gè)微電子封裝襯底第一表面上形成的至少一個(gè)封裝連接接合墊，并且具有電連接到所述微電子封裝襯底第一表面的至少一個(gè)微電子設(shè)備;和 至少一個(gè)封裝對(duì)封裝互連結(jié)構(gòu)，其在所述第一微電子封裝連接接合墊與所述第二微電子封裝連接接合墊之間延伸。2.如權(quán)利要求1所述的封裝上封裝堆疊微電子結(jié)構(gòu)，其進(jìn)一步包括設(shè)置在所述第一微電子封裝襯底第一表面與所述第二微電子封裝襯底第一表面之間的密封材料。3.如權(quán)利要求1或2所述的封裝上封裝堆疊微電子結(jié)構(gòu)，其中第一微電子封裝微電子設(shè)備和第二微電子封裝微電子設(shè)備中的至少一個(gè)采用倒裝芯片配置利用多個(gè)互連而附連到其相應(yīng)的襯底。4.如權(quán)利要求3所述的封裝上封裝堆疊微電子結(jié)構(gòu)，其進(jìn)一步包括設(shè)置在所述第一微電子封裝微電子設(shè)備與所述第一微電子封裝襯底之間的第一底部填充材料和設(shè)置在所述第二微電子封裝微電子設(shè)備與所述第二微電子封裝襯底之間的第二底部填充材料中的至少一個(gè)。5.如權(quán)利要求1或2所述的封裝上封裝堆疊微電子結(jié)構(gòu)，其中所述第一微電子封裝微電子設(shè)備和所述第二微電子封裝微電子設(shè)備中的至少一個(gè)利用多個(gè)引線接合而附連到其相應(yīng)的襯底。6.如權(quán)利要求1或2所述的封裝上封裝堆疊微電子結(jié)構(gòu)，其中所述第一微電子封裝微電子設(shè)備的背表面利用粘合材料而附連到所述第二微電子封裝微電子設(shè)備的背表面。7.如權(quán)利要求1或2所述的封裝上封裝堆疊微電子結(jié)構(gòu)，其中所述第一微電子封裝襯底包括第二表面，并且所述第二微電子封裝襯底包括第二表面，并且進(jìn)一步包括在所述第一微電子封裝襯底第二表面和所述第二微電子封裝襯底第二表面中的至少一個(gè)中或上的多個(gè)外部接合墊。8.一種形成封裝上封裝堆疊的微電子結(jié)構(gòu)的方法，其包括: 形成第一微電子封裝，其包括襯底，所述襯底具有第一表面和在每個(gè)微電子封裝襯底第一表面上形成的至少一個(gè)封裝連接接合墊； 使至少一個(gè)第一微電子設(shè)備電連接到所述微電子封裝襯底第一表面； 形成第二微電子封裝，其包括襯底，所述襯底具有第一表面和在每個(gè)微電子封裝襯底第一表面上形成的至少一個(gè)封裝連接接合墊； 使所述至少一個(gè)第二微電子設(shè)備電連接到所述微電子封裝襯底第一表面； 使所述第二微電子封裝第一表面取向成面對(duì)所述第一微電子封裝第一表面；以及 在所述第一微電子封裝連接接合墊與所述第二微電子封裝連接接合墊之間形成至少一個(gè)封裝對(duì)封裝互連結(jié)構(gòu)。9.如權(quán)利要求8所述的方法，其中在所述第一微電子封裝連接接合墊與所述第二微電子封裝連接接合墊之間形成至少一個(gè)封裝對(duì)封裝互連結(jié)構(gòu)包括在它的相應(yīng)第一微電子封裝連接接合墊上形成封裝互連材料凸塊、在所述第二微電子封裝連接接合墊上形成封裝互連材料凸塊以及使所述第一微電子封裝互連材料凸塊與所述第二微電子封裝互連材料凸塊附連。10.如權(quán)利要求9所述的方法，其中在其相應(yīng)第一微電子封裝連接接合墊上形成所述封裝互連材料凸塊、在所述第二微電子封裝連接接合墊上形成所述封裝互連材料凸塊以及使所述第一微電子封裝互連材料凸塊與所述第二微電子封裝互連材料凸塊附連包括在其相應(yīng)第一微電子封裝連接接合墊上形成所述封裝互連焊料凸塊、在所述第二微電子封裝連接接合墊上形成所述封裝互連焊料凸塊以及使所述第一微電子封裝互連焊料凸塊與所述第二微電子封裝互連焊料凸塊一起回流。11.如權(quán)利要求8-10中任一項(xiàng)所述的方法，其進(jìn)一步包括將密封材料設(shè)置在所述第一微電子封裝襯底第一表面與所述第二微電子封裝襯底第一表面之間。12.如權(quán)利要求8-10中任一項(xiàng)所述的方法，其中使所述第一微電子設(shè)備電連接到所述微電子封裝襯底第一表面包括采用倒裝芯片配置利用多個(gè)互連使所述第一微電子設(shè)備電連接到所述第一微電子封裝襯底第一表面。13.如權(quán)利要求12所述的方法，其進(jìn)一步包括將第一底部填充材料設(shè)置在所述第一微電子封裝微電子設(shè)備與所述第一微電子封裝襯底之間。14.如權(quán)利要求8-10中任一項(xiàng)所述的方法，其中使所述第二微電子設(shè)備電連接到所述微電子封裝襯底第一表面包括采用倒裝芯片配置利用多個(gè)互連使所述第二微電子設(shè)備電連接到所述第二微電子封裝襯底第一表面。15.如權(quán)利要求14所述的方法，其進(jìn)一步包括將第二底部填充材料設(shè)置在所述第二微電子封裝微電子設(shè)備與所述第二微電子封裝襯底之間。16.如權(quán)利要求8所述的方法，其中使所述第一微電子設(shè)備電連接到所述微電子封裝襯底第一表面和使所述第二微電子設(shè)備電連接到所述微電子封裝襯底中的至少一個(gè)包括利用多個(gè)引線接合使所述第一微電子設(shè)備電連接到所述第一微電子封裝襯底第一表面和利用多個(gè)引線接合使所述第二微電子設(shè)備電連接到所述第二微電子封裝襯底第一表面中的至少一個(gè)。17.如權(quán)利要求8所述的方法，其進(jìn)一步包括利用粘合材料使所述第一微電子封裝微電子設(shè)備的背表面附連到所述第二微電子封裝微電子設(shè)備的背表面。18.如權(quán)利要求8所述的方法，其中所述第一微電子封裝襯底包括第二表面，并且所述第二微電子封裝襯底包括第二表面，并且進(jìn)一步包括在所述第一微電子封裝襯底第二表面和所述第二微電子封裝襯底第二表面中的至少一個(gè)中或上形成多個(gè)外部接合墊。19.一種計(jì)算設(shè)備，其包括: 板;和 封裝上封裝堆疊微電子結(jié)構(gòu)，其附連到所述板，其中所述封裝上封裝堆疊微電子結(jié)構(gòu)包括: 第一微電子封裝，其包括襯底，所述襯底具有第一表面和在微電子封裝襯底第一表面上形成的至少一個(gè)封裝連接接合墊，并且具有電連接到所述微電子封裝襯底第一表面的至少一個(gè)微電子設(shè)備； 第二微電子封裝，其包括襯底，所述襯底具有第一表面和在每個(gè)微電子封裝襯底第一表面上形成的至少一個(gè)封裝連接接合墊，并且具有電連接到所述微電子封裝襯底第一表面的至少一個(gè)微電子設(shè)備;和 至少一個(gè)封裝對(duì)封裝互連結(jié)構(gòu)，其在所述第一微電子封裝連接接合墊與所述第二微電子封裝連接接合墊之間延伸。20.如權(quán)利要求19所述的計(jì)算設(shè)備，其進(jìn)一步設(shè)置在所述第一微電子封裝襯底第一表面與所述第二微電子封裝襯底第一表面之間的密封材料。21.如權(quán)利要求19或20所述的計(jì)算設(shè)備，其中所述第一微電子封裝微電子設(shè)備和所述第二微電子封裝微電子設(shè)備中的至少一個(gè)采用倒裝芯片配置利用多個(gè)互連而附連到其相應(yīng)的襯底。22.如權(quán)利要求21所述的計(jì)算設(shè)備，其進(jìn)一步包括設(shè)置在所述第一微電子封裝微電子設(shè)備與所述第一微電子封裝襯底之間的第一底部填充材料和設(shè)置在所述第二微電子封裝微電子設(shè)備與所述第一微電子封裝襯底之間的第二底部填充材料中的至少一個(gè)。23.如權(quán)利要求19或20所述的計(jì)算設(shè)備，其中所述第一微電子封裝微電子設(shè)備和所述第二微電子封裝微電子設(shè)備中的至少一個(gè)利用多個(gè)引線接合而附連到其相應(yīng)的襯底。24.如權(quán)利要求19所述的計(jì)算設(shè)備，其中所述第一微電子封裝微電子設(shè)備的背表面利用粘合材料而附連到所述第二微電子封裝微電子設(shè)備的背表面。25.如權(quán)利要求19所述的計(jì)算設(shè)備，其中所述第一微電子封裝襯底包括第二表面，并且所述第二微電子封裝襯底包括第二表面，并且進(jìn)一步包括在所述第一微電子封裝襯底第二表面和所述第二微電子封裝襯底第二表面中的至少一個(gè)中或上的多個(gè)外部接合墊。
【專利摘要】封裝上封裝堆疊微電子結(jié)構(gòu)包括采用倒裝配置附連到彼此的一對(duì)微電子封裝。在一個(gè)實(shí)施例中，封裝上封裝堆疊微電子結(jié)構(gòu)可包括第一和第二微電子封裝，每個(gè)包括具有在每個(gè)微電子封裝襯底的第一表面上形成的至少一個(gè)封裝連接接合墊的襯底，并且每個(gè)具有電連接到每個(gè)微電子封裝襯底第一表面的至少一個(gè)微電子設(shè)備，其中該第一和第二微電子封裝利用在第一微電子封裝連接接合墊與第二微電子封裝連接接合墊之間延伸的至少一個(gè)封裝對(duì)封裝互連結(jié)構(gòu)而連接到彼此。
【IPC分類】H01L25/065, H01L23/48
【公開號(hào)】CN105453261
【申請(qǐng)?zhí)枴緾N201480003741
【發(fā)明人】T.梅耶爾, G.奧夫納
【申請(qǐng)人】英特爾Ip公司
【公開日】2016年3月30日
【申請(qǐng)日】2014年7月7日
【公告號(hào)】WO2016007120A1