有500個周期或更多后期的耐久性。在本實施例中，即使在這樣的環(huán)境下，也可以絕緣片ZS和半導(dǎo)體芯片CP (CPl和CP2)防止彼此剝離。
[0143]此外，能夠增強(qiáng)半導(dǎo)體芯片CPl和半導(dǎo)體芯片CP2的可靠性。此外，可以提高半導(dǎo)體封裝件PKG的可靠性。另外，能夠提高使用半導(dǎo)體封裝件PKG的電子裝置的可靠性。
[0144]信號在半導(dǎo)體芯片之間使用磁耦合的線圈來傳輸。因此，能夠?qū)崿F(xiàn)半導(dǎo)體封裝件PKG的小型化。
[0145]而當(dāng)電源電壓VCC增加時，半導(dǎo)體封裝件PKG的擊穿電壓，即，半導(dǎo)體封裝件PKG中的半導(dǎo)體芯片CPl和半導(dǎo)體芯片CP2之間的擊穿電壓需要相應(yīng)地增加。形成對比的是，在本實施例中，如后面所描述的，能夠提高半導(dǎo)體封裝件PKG中的半導(dǎo)體芯片CPl和半導(dǎo)體芯片CP2之間的擊穿電壓。因此，可以提高半導(dǎo)體封裝件PKG的擊穿電壓?？梢蕴岣甙雽?dǎo)體封裝件PKG的擊穿電壓(在半導(dǎo)體芯片CPl和CP2之間的擊穿電壓)。這使得能夠增加在轉(zhuǎn)換器CNV處轉(zhuǎn)換并供應(yīng)到逆變器INV的電源電壓VCC。因此，要被供應(yīng)到逆變器INV的電源電壓VCC的增加可以導(dǎo)致要通過電機(jī)MOT的電流的增加。因此，能夠提高電機(jī)MOT的速度(旋轉(zhuǎn)速度)。
[0146]<關(guān)于半導(dǎo)體芯片的結(jié)構(gòu)>
[0147]圖18是示意性地示出本實施例的半導(dǎo)體芯片(半導(dǎo)體裝置)CP的截面結(jié)構(gòu)的示意圖。圖19是本實施例的半導(dǎo)體芯片(半導(dǎo)體裝置)的平面圖。圖19示出了在半導(dǎo)體芯片CP中的最上層布線層(這里，第四布線層)處的金屬圖案。這里，最上層布線層(這里，第四布線層)的金屬圖案由后面描述的導(dǎo)電膜CD形成。
[0148]圖18和19中所示的半導(dǎo)體芯片CP是與半導(dǎo)體芯片CPl或半導(dǎo)體芯片CP2對應(yīng)的半導(dǎo)體芯片。即，圖18和19中所示的半導(dǎo)體芯片的配置適用于半導(dǎo)體芯片CPl和半導(dǎo)體芯片CP2兩者。
[0149]本實施例的半導(dǎo)體芯片CP是使用由單晶硅等形成的半導(dǎo)體襯底SB形成的半導(dǎo)體芯片。
[0150]如圖18所示，在由單晶硅等形成的半導(dǎo)體襯底SB處形成半導(dǎo)體元件，諸如MISFET(金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)，形成本實施例的半導(dǎo)體芯片(半導(dǎo)體裝置)CP。
[0151]例如，在半導(dǎo)體襯底SBl中，形成P型阱NW和η型阱NW。在P型阱PW之上，隔著柵絕緣膜GF形成用于η溝道型的MISFET的柵電極G1。在η型阱NW之上，隔著柵絕緣膜GF形成用于P溝道型MISFET的柵電極G2。柵絕緣膜GF由，例如，氧化硅膜形成。柵電極Gl和G2每個由，例如，摻雜有雜質(zhì)的多晶硅膜(摻雜多晶硅膜)形成。
[0152]在半導(dǎo)體襯底SB中P型阱PW中，形成用于η溝道型MISFET的源/漏的η型半導(dǎo)體區(qū)NS。在半導(dǎo)體襯底SB中η型阱NW中，形成用于ρ溝道型MISFET的源/漏的ρ型半導(dǎo)體區(qū)PS。柵電極G1、在柵電極Gl之下的柵絕緣膜GF、以及在柵電極Gl的相對側(cè)上的η型半導(dǎo)體區(qū)NS (源/漏區(qū))形成η溝道型MISFET Qn。而柵電極G2、在柵電極G2之下的柵絕緣膜GF、以及在柵電極G2的相對側(cè)上的ρ型半導(dǎo)體區(qū)PS (源/漏區(qū))形成ρ溝道型MISFETQn。η型半導(dǎo)體區(qū)NS也可以形成在LDD(輕摻雜漏)結(jié)構(gòu)中。在這種情況下，在柵電極Gl的每個側(cè)壁上，形成也被稱為側(cè)壁間隔物的側(cè)壁絕緣膜。類似地，P型半導(dǎo)體區(qū)PS也可以形成在LDD結(jié)構(gòu)中。在這種情況下，在每個柵電極Gl的側(cè)壁上，形成也被稱為側(cè)壁間隔物的側(cè)壁絕緣膜。
[0153]順便提及，這里，已經(jīng)以MISFET為例描述了在半導(dǎo)體襯底SB處形成的半導(dǎo)體元件。然而除此之外，可以形成電容元件、電阻元件、存儲器元件、或具有其它配置的晶體管。當(dāng)半導(dǎo)體芯片CP是半導(dǎo)體芯片CPl時，形成在半導(dǎo)體襯底SB處的半導(dǎo)體元件形成發(fā)送電路TXl和接收電路RX2。當(dāng)半導(dǎo)體芯片CP是半導(dǎo)體芯片CP2時，形成在半導(dǎo)體襯底SB處的半導(dǎo)體元件形成發(fā)送電路TX2、接收電路RXl和驅(qū)動電路DR。
[0154]此外，這里，已經(jīng)以單晶硅襯底作為示例描述了半導(dǎo)體襯底SB。然而作為另一種形式，SOI (絕緣體上硅)襯底等也可以被用作半導(dǎo)體襯底SB。
[0155]在半導(dǎo)體襯底SB之上，形成包括一個或多個布線層的布線結(jié)構(gòu)。優(yōu)選地，多層布線結(jié)構(gòu)由多個層間絕緣膜和多個布線層形成。
[0156]S卩，在半導(dǎo)體襯底SB之上，形成多個層間絕緣膜ILl、IL2、IL3和IL4。在多個層間絕緣膜ILl、IL2、IL3和IL4中，形成插塞VI，通孔部件V2、V3和V4，以及導(dǎo)線Ml、M2、M3和M4。
[0157]具體地，在半導(dǎo)體襯底SB之上，層間絕緣膜ILl被以覆蓋MISFET的方式形成作為絕緣膜。在層間絕緣膜ILl之上，形成導(dǎo)線Ml。導(dǎo)線Ml為第一布線層(最低層布線層)的導(dǎo)線。在層間絕緣膜ILl之上，層間絕緣膜IL2被以覆蓋導(dǎo)線Ml的方式形成作為絕緣膜。在層間絕緣膜IL2之上，形成導(dǎo)線M2。導(dǎo)線M2是作為比第一布線層的布線層高一層的布線層的第二布線層的導(dǎo)線。在層間絕緣膜IL2之上，層間絕緣膜IL3被以覆蓋導(dǎo)線M2的方式形成作為絕緣膜。在層間絕緣膜IL3之上，形成導(dǎo)線M3。導(dǎo)線M3是作為比第二布線層高一層的布線層的第三布線層的導(dǎo)線。在層間絕緣膜IL3之上，層間絕緣膜IL4被以覆蓋導(dǎo)線M3的方式形成作為絕緣膜。在層間絕緣膜IL4之上，形成導(dǎo)線M4。導(dǎo)線M4是作為比第三布線層高一層的布線層的第四布線層的導(dǎo)線。第四布線層是最上層布線層。
[0158]插塞Vl由導(dǎo)體形成，并形成在導(dǎo)線Ml的下層中，S卩，以穿透層間絕緣膜I的方式形成在層間絕緣膜ILl中。因此，插塞Vl的頂面與導(dǎo)線Ml的底面接觸，使插塞Vl與導(dǎo)線Ml電親接。此外，插塞Vl的底部與形成在半導(dǎo)體襯底SB中的各種半導(dǎo)體區(qū)(例如，η型半導(dǎo)體區(qū)NS或ρ型半導(dǎo)體區(qū)PS)、柵電極Gl和G2等耦接。結(jié)果，導(dǎo)線Ml經(jīng)由插塞Vl與形成在半導(dǎo)體襯底SB中的各種半導(dǎo)體區(qū)、柵電極Gl和G2等耦接。
[0159]通孔部件V2由導(dǎo)體形成，形成在導(dǎo)線M2和導(dǎo)線Ml之間，S卩，形成在層間絕緣膜IL2中，并耦接導(dǎo)線M2和導(dǎo)線Ml。通孔部件V2也可以與導(dǎo)線M2—體地形成。而通孔部件V3由導(dǎo)體形成，形成在導(dǎo)線M3和導(dǎo)線M2之間，S卩，形成在層間絕緣膜IL3中，并耦接導(dǎo)線M3和導(dǎo)線M2。通孔部件V3也可以與導(dǎo)線M3—體地形成。通孔部件V4由導(dǎo)體形成，形成在導(dǎo)線M4和導(dǎo)線M3之間，即，形成在層間絕緣膜IL4中，并耦接導(dǎo)線M4和導(dǎo)線M3。通孔部件V4也可以與導(dǎo)線M4 —體地形成。
[0160]在圖18和19所不的半導(dǎo)體芯片中，第四布線層是最上層布線層，而導(dǎo)線M4是最上層導(dǎo)線。第一布線層(導(dǎo)線Ml)、第二布線層(導(dǎo)線M2)、第三布線層(導(dǎo)線M3)和第四布線層(導(dǎo)線M4)在半導(dǎo)體襯底SB處形成的半導(dǎo)體元件(例如，MISFET)之間建立期望的連接，這使得能夠?qū)崿F(xiàn)其期望的操作。
[0161]作為最上層導(dǎo)線的第四布線層形成墊盤(墊盤電極或接合墊盤)PD。S卩，墊盤ro形成在與導(dǎo)線M4相同的層處。換句話說，導(dǎo)絲M4和墊盤H)是通過相同的步驟由處在相同的層的導(dǎo)電層形成的。出于這個原因，與導(dǎo)線M4 —樣，墊盤ro也形成在層間絕緣膜IL4之上。
[0162]另一方面，作為最上層布線層的第四布線層形成線圈CLl和CL2。即，線圈CLl和CL2(用于線圈CLl的線圈導(dǎo)線CW和用于線圈C12的線圈導(dǎo)線CW)形成在與墊盤H)和導(dǎo)線M4相同的層處。換句話說，導(dǎo)線M4、墊盤H)和線圈CLl和CL2(用于線圈CLl的線圈導(dǎo)線CW和用于線圈CL2的線圈導(dǎo)線CW)每一個是通過相同的步驟由處在相同的層的導(dǎo)電層形成的。出于這個原因，與導(dǎo)線M4和墊盤H) —樣，線圈CLl和CL2 (用于線圈CLl的線圈導(dǎo)線CW和用于線圈C12的線圈導(dǎo)線CW)也形成在層間絕緣膜IL4之上。線圈CLl (用于線圈CLl的線圈導(dǎo)線CW)和線圈CL2(用于線圈CL2的線圈導(dǎo)線CW)形成在相同的層。
[0163]此外，在本實施例中，作為最上層布線層的第四布線層形成偽導(dǎo)線DM。S卩，偽導(dǎo)線DM形成在與墊盤PD、導(dǎo)線M4、以及線圈CLl和CL2相同的層處。換句話說，導(dǎo)線M4、墊盤H)、線圈CLl和CL2、以及偽導(dǎo)線DM是通過相同的步驟由處在相同層的導(dǎo)電層形成的。出于這個原因，與導(dǎo)線M4、墊盤PD、以及線圈CLl和CL2 —樣，偽導(dǎo)線DM也形成在層間絕緣膜IL4之上。
[0164]順便提及，在圖18中，為了使得偽導(dǎo)線可區(qū)分，僅用點(diǎn)影線示出了偽導(dǎo)線DM。而圖19是平面圖。為了便于理解附圖，作為最上層布線層的第四布線層金屬圖案被畫了影線。然而也在圖19中，為了使偽導(dǎo)線可區(qū)分，在第四布線層的金屬圖案中，僅用點(diǎn)影線示出了偽導(dǎo)線DM，其他被給以斜影線。
[0165]偽導(dǎo)線DM不是傳遞電流(或施加電壓)所需的導(dǎo)線(金屬圖案)。S卩，偽導(dǎo)線DM不起到導(dǎo)線的功能，也不起到墊盤的功能，并也不起到元件(例如，線圈)的功能，而是作為偽金屬圖案。換句話說，偽導(dǎo)線是就電路配置而言不需要的導(dǎo)線(金屬圖案)。偽導(dǎo)線是浮動電位圖案。也就是說，偽導(dǎo)線DM是電浮動(處在浮動電位)的金屬圖案。
[0166]出于這個原因，偽導(dǎo)線DM不是用于形成在半導(dǎo)體芯片CP處形成的電路(例如，發(fā)送電路TXl和TX2、接收電路RXl和RX2、以及驅(qū)動電路DR)所必需的金屬圖案，此外也不是被形成用于耦接墊盤H)與電路的導(dǎo)線，此外還不是被形成用于耦接電路和線圈CLl或線圈CL2的導(dǎo)線。在本實施例中，盡管后面有具體描述，但形成偽導(dǎo)線DM是為了增強(qiáng)半導(dǎo)體芯片CP中最上層的絕緣層的前表面(這里，絕緣膜PA的頂表面，即，樹脂膜PA2的頂表面)的平坦度。偽導(dǎo)線DM是隔離的圖案。在圖19中，偽導(dǎo)線DM被形成為長方形圖案，但是也可以被形成線形圖案。
[0167]如此，在本實施例的半導(dǎo)體芯片中，在半導(dǎo)體襯底SB之上形成包括一個或多個布線層(更優(yōu)選地，多個布線層)的布線結(jié)構(gòu)。在包括在布線結(jié)構(gòu)中的布線層的最上層布線層(這里，第四布線層)處，形成墊盤ro、導(dǎo)線M4、線圈CLl和CL2(線圈導(dǎo)線CW)和偽導(dǎo)線DM。例如，當(dāng)形成在層間絕緣膜IL4之上的導(dǎo)電膜(對應(yīng)于后面描述的導(dǎo)電膜CD)被圖案化，從而形成導(dǎo)線M4時，在圖案化導(dǎo)電膜時不僅可以形成導(dǎo)線M4，也可以形成墊盤H)、線圈CLl和CL2 (線圈導(dǎo)線CW)、以及偽導(dǎo)線DM。
[0168]線圈CLl對應(yīng)于線圈CLla或線圈CLlb。線圈CL2對應(yīng)于線圈CL2a或線圈CL2b。墊盤ro對應(yīng)于墊盤PDi或墊盤ro2。g卩，當(dāng)半導(dǎo)體芯片cp是半導(dǎo)體芯片cpi時，線圈cli對應(yīng)于線圈CLla，線圈CL2對應(yīng)于線圈CL2a，而墊盤H)對應(yīng)于墊盤I3Dl。當(dāng)半導(dǎo)體芯片CP是半導(dǎo)體芯片CP2時，線圈CLl對應(yīng)于線圈CLlb，線圈CL2對應(yīng)于線圈CL2b，而墊盤H)對應(yīng)于墊盤Η)2。
[0169]線圈CLl和線圈C12每個由以螺旋形式(卷曲形式或環(huán)形式)環(huán)繞在層間絕緣膜IL4之上的線圈導(dǎo)線(卷曲線)CW形成。線圈導(dǎo)線CW可被視為用于線圈的導(dǎo)線。S卩，線圈CLl由用于線圈CLl的線圈導(dǎo)線CW形成，線圈CL2由用于線圈CL2的線圈導(dǎo)線CW形成。用于線圈CLl的線圈導(dǎo)線CW和用于線圈CL2的線圈導(dǎo)線CW彼此不連接，并彼此分離并間隔開。
[0170]導(dǎo)線M4、線圈CLl和CL2(線圈導(dǎo)線CW)、以及偽導(dǎo)線DM被覆蓋有絕緣膜(保護(hù)膜或表面保護(hù)膜)PA，并且不暴露。相反，每個墊盤ro至少部分地從絕緣膜PA的開口暴露。然而，墊盤ro的一部分被覆蓋有絕緣膜PA。即，雖然墊盤ro從開口 Po暴露，但在平面圖中與開口 op不重疊的墊盤ro的部分覆蓋有絕緣膜PA。具體地，墊盤的ro的中間部分不覆蓋有絕緣膜PA，而墊盤ro的外周部分覆蓋有絕緣膜PA。
[0171]墊盤ro與半導(dǎo)體芯片CP的內(nèi)部導(dǎo)線電耦接。例如，提供與墊盤ro—體地形成的導(dǎo)線M4。與墊盤H) —體地形成的導(dǎo)線M4通過設(shè)置在導(dǎo)線M4之之正下方的通孔部件V4與導(dǎo)線M3耦接。因此，墊盤H)可以與導(dǎo)線M3電耦接。替代地，以下也是可以接受的:通孔部件V4設(shè)置在墊盤ro之正下方，以及墊盤ro通過通孔部件V4與導(dǎo)線M3電耦接。
[0172]順便提及，半導(dǎo)體芯片CP的內(nèi)部導(dǎo)線是形成在半導(dǎo)體襯底SB之上的多層布線結(jié)構(gòu)中的導(dǎo)線，并這里其包括Ml、M2、M3和M4。
[0173]線圈CLl和CL2分別與半導(dǎo)體芯片CP的內(nèi)部導(dǎo)線電耦接，并經(jīng)由半導(dǎo)體芯片CP的內(nèi)部導(dǎo)線與形成在半導(dǎo)體芯片CP中的電路耦接。例如，通孔部件V4設(shè)置在線圈CLl的一端之正下方，使得線圈CLl的一端可以通過該通孔部件V4與導(dǎo)線M3電耦接。而另一個通孔部件V4設(shè)置在線圈CLl的另一端之正下方，使得線圈CLl的另一端可以經(jīng)由該通孔部件V4與另一個導(dǎo)線M3電耦接。另一方面，例如，通孔部件V4設(shè)置在線圈CL2的一端之正下方，使得線圈CL2的一端可以通過該通孔部件V4與導(dǎo)線M3電耦接。此外，另一個通孔部件V4設(shè)置在線圈CL2的另一端之正下方，使得線圈CL2的另一端可以通過該通孔部件V4與另一個導(dǎo)線M3電耦接。
[0174]此外，圖18和19每個示出了形成在半導(dǎo)體襯底之上的布線層的數(shù)量為4的情況(總共四層導(dǎo)線Ml、M2、M3和M4的情況)。然而，布線層的數(shù)量不限于4，并可以被不同地改變，但優(yōu)選是2或更大。
[0175]如圖18所示，在層間絕緣膜IL4之上，絕緣膜PA形成以覆蓋導(dǎo)線M4以及線圈CLl和CL2。絕緣膜PA是半導(dǎo)體芯片的最上層膜(絕緣膜)。絕緣膜PA可以作為半導(dǎo)體芯片CP的表面保護(hù)膜。絕緣膜PA覆蓋并保護(hù)導(dǎo)線M4、線圈CLl和CL2、偽導(dǎo)線DM。替代地，絕緣膜PA也可以被視為鈍化膜。
[0176]絕緣膜PA優(yōu)選由氮化硅膜PAl和在氮化硅膜之上的樹脂膜PA2的疊層膜形成。樹脂膜PA2優(yōu)選是聚酰亞胺膜(聚酰亞胺樹脂膜)。聚酰亞胺膜是在重復(fù)單元處包括酰亞胺鍵的聚合物，并是一種有機(jī)絕緣膜。作為樹脂膜PA2，除了其他聚酰亞胺膜之外，也可以使用環(huán)氧型、PBO型、丙烯酸型、WRP型樹脂等的其他有機(jī)絕緣膜。聚酰亞胺型樹脂是優(yōu)選用于需耐熱到200°C或更高的裝置的有機(jī)樹脂，并可以根據(jù)材料的機(jī)械強(qiáng)度(諸如熱膨脹系數(shù)和延展性)固化溫度等被不同的使用。半導(dǎo)體芯片CP的最上層(最外表面)膜被設(shè)置為樹脂膜PA2。這也可以提供諸如半導(dǎo)體芯片CP的容易使用(易操作處理)的優(yōu)點(diǎn)。
[0177]氮化硅膜PAl和樹脂膜PA2每個都是絕緣膜。因此，絕緣膜PA也可以被視為多個堆疊的絕緣膜(具體地，氮化硅膜PAl和樹脂膜PA2的兩個絕緣薄膜)的疊層絕緣膜。順便提及，在本申請中，疊層絕緣膜意指多個堆疊絕緣膜的疊層膜。如上所述，墊盤ro從絕緣膜PA的開口暴露。另一方面，導(dǎo)線M4、線圈CLl和CL2、以及偽導(dǎo)線DM覆蓋有絕緣膜PA，并因此不暴露。
[0178]絕緣膜PA其中有用于暴露每個墊盤H)的至少一部分的開口。絕緣膜PA是氮化硅膜PAl和樹脂膜PA2的疊層膜。因此，絕緣膜PA中的開口 OP由樹脂膜PA2中的開口 0P2以及氮化硅膜中的開口 OPl形成。
[0179]墊盤ro從絕緣膜PA中的開口暴露。S卩，開口 op設(shè)置在墊盤ro之上，使得墊盤ro從絕緣膜PA的開口 OP暴露。出于這個原因，從絕緣膜PA的開口暴露的墊盤ro可以與導(dǎo)電耦接件(諸如導(dǎo)線BW)耦接。
[0180]當(dāng)半導(dǎo)體芯片CP是半導(dǎo)體芯片CPl時，發(fā)送電路TX1、接收電路RX2、以及線圈CLl和CL2(對應(yīng)于線圈CLla和CL2a)形成在半導(dǎo)體芯片CP(CPl)中。在這種情況下，線圈CLl (對應(yīng)于線圈CLla)經(jīng)由半導(dǎo)體芯片CP (CPl)的內(nèi)部導(dǎo)線耦接到半導(dǎo)體芯片CP (CPl)中的發(fā)送電路TX1。線圈CL2(對應(yīng)于線圈CL2a)經(jīng)由半導(dǎo)體芯片CP (CPl)的內(nèi)部導(dǎo)線耦接到半導(dǎo)體芯片CP(CPl)的接收電路RX2。
[0181]當(dāng)半導(dǎo)體芯片CP是半導(dǎo)體芯片CP2時，接收電路RX1、發(fā)送電路TX2、以及線圈CLl和CL2(對應(yīng)于線圈CLlb和CL2b)形成在半導(dǎo)體芯片CP(CP2)中。在這種情況下，線圈CLl (對應(yīng)于線圈CLla)經(jīng)由半導(dǎo)體芯片CP (CP2)的內(nèi)部導(dǎo)線耦接到半導(dǎo)體芯片CP (CP2)中的接收電路RX1。線圈CL2(對應(yīng)于線圈CL2b)經(jīng)由半導(dǎo)體芯片CP (CP2)的內(nèi)部導(dǎo)線耦接到半導(dǎo)體芯片CP(CP2)中的發(fā)送電路TX2。
[0182]此外，如圖18和19所示，密封環(huán)SR形成在半導(dǎo)體芯片CP的外周部分處。密封環(huán)也可稱為保護(hù)環(huán)。密封環(huán)SR以在平面圖中沿著半導(dǎo)體芯片CP的外周成環(huán)的方式形成在半導(dǎo)體芯片CP的外周部分處。因此，在平面圖中，密封環(huán)SR沿著半導(dǎo)體芯片CP以環(huán)形形成。半導(dǎo)體芯片CP的外部形狀大體是矩形形狀。根據(jù)此，密封環(huán)SR的外部形狀可以被設(shè)置大體矩形形狀、通過對矩形倒角而獲得的形狀，或通過去除矩形的角而得到的形狀。在半導(dǎo)體芯片CP中，在平面圖中，在被密封環(huán)SR所包圍的區(qū)域中形成各種電路和半導(dǎo)體元件。因此，在平面圖中，η溝道型MISFET Qn，ρ溝道型MISFET Qp，導(dǎo)線Μ1、Μ2、Μ3和Μ4，墊盤H)，線圈CLl和CL2 (線圈導(dǎo)線CW)，以及偽導(dǎo)線DM，形成(布置)在半導(dǎo)體芯片CP中被密封環(huán)SR圍繞的區(qū)域中。
[0183]密封環(huán)SR由密封環(huán)導(dǎo)線(金屬圖案)Mla、M2a、M3a和M4a，以及密封環(huán)通孔部件(金屬圖案)Vla、V2a、V3a和V4a形成。密封環(huán)導(dǎo)線Mla是由通過與用于導(dǎo)線Ml的相同的步驟在相同層處以相同的材料形成的。密封環(huán)導(dǎo)線M2a是由通過與用于導(dǎo)線M2的相同的步驟在相同層處以相同的材料形成的。密封環(huán)導(dǎo)線M3a是由通過與用于導(dǎo)線M3的相同的步驟在相同層處以相同的材料形成的。密封環(huán)導(dǎo)線M4a是由通過與用于導(dǎo)線M4的相同的步驟在相同層處以相同的材料形成的。而密封環(huán)通孔部件Vla是由與用于插塞Vl的相同的步驟在相同的層處以相同的材料形成的。密封環(huán)通孔部件V2a是由與用于插塞V2的相同的步驟在相同的層處以相同的材料形成的。密封環(huán)通孔部件V3a是由與用于插塞V3的相同的步驟在相同的層處以相同的材料形成的。密封環(huán)通孔部件V4a是由與用于插塞V4的相同的步驟在相同的層處以相同的材料形成的。
[0184]密封環(huán)SR通過密封環(huán)導(dǎo)線Mla、M2a、M3a和M4a以及密封環(huán)通孔部件Vla、V2a、V3a和V4a以金屬壁形狀形成。即，密封環(huán)SR以由密封環(huán)導(dǎo)線M4a、通孔部件V4a、導(dǎo)線M3a、通孔部件V3a、導(dǎo)線M2a、通孔部件V2a，導(dǎo)線Mla和通孔部件Vla的垂直陣列形成的金屬壁形狀形成。換句話說，當(dāng)封環(huán)通孔部件Via、導(dǎo)線Mia、通孔部件V2a、導(dǎo)線M2a、通孔部件V3a、導(dǎo)線M3a、通孔部件V4a和導(dǎo)線M4a形成在不同層處，并以此順序從底部到頂部堆疊，從而形成密封圈SR整體。因此，密封環(huán)通孔部件Via、導(dǎo)線Mla、通孔部件V2a、導(dǎo)線M2a、通孔部件V3a、導(dǎo)線M3a、通孔部件V4a和導(dǎo)線M4a以在平面圖中沿著半導(dǎo)體芯片CP的外周成環(huán)的方式形成在半導(dǎo)體芯片CP的外周部分處。
[0185]提供了密封環(huán)SR。因此，當(dāng)在半導(dǎo)體芯片CP的制造期間在切割步驟(切削步驟)中通過切割刀切割表面中引起裂紋時，裂紋的擴(kuò)展可以被密封環(huán)停止。此外，可以通過密封環(huán)阻止通過半導(dǎo)體芯片CP的切割表面(側(cè)表面)的水分的滲透。
[0186]出于這個原因，密封環(huán)導(dǎo)線Mla、M2a、M3a和M4a，以及密封環(huán)通孔部件Via、V2a、V3a和V4a，不是為建立元件或電路之間的耦接而形成的，而是為形成密封環(huán)而形成的。
[0187]此外，圖18示出了諸如MISFET的元件(半導(dǎo)體元件)不是形成在線圈CLl和CL2之正下方的情況。在這種情況下，可以抑制或防止諸如MISFET的元件(半導(dǎo)體元件)受到在線圈CLl和CL2產(chǎn)生的磁場的影響。作為另一種形式，諸如MISFET的元件(半導(dǎo)體元件)也可以形成在線圈CLl和CL2之正下方。這種情況有利于半導(dǎo)體芯片的小型化(面積的減少)。
[0188]<關(guān)于半導(dǎo)體芯片的制造步驟>
[0189]下面，將給出本實施例的半導(dǎo)體芯片(半導(dǎo)體裝置)CP的制造步驟的描述。圖18和19的半導(dǎo)體芯片CP是通過如下的制造步驟制造的。
[0190]圖20至32每個是在制造步驟期間的本實施例的半導(dǎo)體芯片(半導(dǎo)體器件)CP的基本部分截面圖。圖20至32各示出對應(yīng)于圖18的的截面圖。
[0191]首先，如圖20所示，提供具有例如約I到1Qcm的電阻率并由ρ型單晶硅形成的半導(dǎo)體襯底(半導(dǎo)體晶片)SB。在這個階段，半導(dǎo)體襯底SB處于半導(dǎo)體晶片狀態(tài)。
[0192]然后，在半導(dǎo)體襯底SB的主表面中，通過，例如，STI (淺溝槽隔離)方法形成元件隔離區(qū)ST。每個元件隔離區(qū)是通過如下形成:在半導(dǎo)體襯底SB中形成溝槽，并在溝槽中嵌入絕緣膜。在半導(dǎo)體襯底SB中，MISFET形成在由元件隔離區(qū)ST定義(分隔)的有源區(qū)中，如后面所描述的。
[0193]然后，如圖21所示，在半導(dǎo)體襯底SB的(有源區(qū))中，形成諸如MISFET的半導(dǎo)體元件。
[0194]S卩，采用離子注入法，形成ρ型阱PW和η型阱NW。在ρ型阱PW和η型阱NW之上，隔著柵極絕緣膜GF形成柵電極Gl和G2。采用離子注入法，形