底100上形成第一、第二和第三鰭片210、220、230 ；
[0051]d.形成第一、第二和第三字線分別包圍所述第一、第二和第三鰭片的底部區(qū)域；
[0052]e.形成隔離區(qū)240填充所述第一、第二和第三鰭片之間的區(qū)域。
[0053]其中，在步驟b和c之間，還包括步驟f:
[0054]在所述襯底上形成溝道材料層110和摻雜區(qū)材料層120，刻蝕所述溝道材料層110和摻雜區(qū)材料層120，形成第一、第二和第三鰭片。
[0055]其中，在步驟f中，形成所述溝道材料層110和摻雜區(qū)材料層120的方法為外延生長，并在外延生長的同時進(jìn)行原位摻雜。
[0056]其中，在步驟f中，所述溝道材料層110和摻雜區(qū)材料層120具有相反的摻雜類型，其中，所述溝道材料層110的摻雜濃度為lelO15?lel016cm3，所述摻雜區(qū)材料層120的慘雜濃度為lelO17?lel019cm 3。
[0057]其中，所述第一、第二和第三字線的高度為所述第一、第二、第三鰭片高度的1/2 ?3/4。
[0058]其中，所述第一、第二、第三字線為金屬柵疊層結(jié)構(gòu)，依次包括:界面層、高K介質(zhì)層、金屬柵功函數(shù)調(diào)節(jié)層以及多晶硅。
[0059]其中，形成所述隔離區(qū)240的材料為氧化硅和/或氮化硅，形成方法為化學(xué)汽相淀積。
[0060]本發(fā)明在現(xiàn)有FinFET工藝的基礎(chǔ)上提出了一種新的U型FinFET器件結(jié)構(gòu)形成的3輸入或非門，與現(xiàn)有技術(shù)中形成或非門的FinFET結(jié)構(gòu)相比較，該結(jié)構(gòu)使器件具有垂直的溝道，因而在footprint尺寸不變的情況下，器件可以通過改變Fin的高度來調(diào)節(jié)柵長，改善短溝道效應(yīng)。首先，由于器件具有U型垂直溝道結(jié)構(gòu)，器件源漏懸于襯底上方，與襯底天然分離，因而使得該器件的無法發(fā)生源漏穿通，從而具有較低的亞閾態(tài)斜率及漏電流。其次，由于器件具有U型垂直溝道結(jié)構(gòu)，器件源漏相互平行且懸于襯底上方，有效隔離了器件漏端電場對源端的影響，因而進(jìn)一步改善了器件的短溝道效應(yīng)，使器件具有較小的DIBL。再次，由于器件具有U型垂直溝道結(jié)構(gòu)，器件摻雜區(qū)懸于襯底上方且位于同一平面內(nèi)，因而便于制作接觸。本發(fā)明提出的器件結(jié)構(gòu)在制作工藝上與現(xiàn)有FinFET工藝完全兼容，極大地提高了器件性能。
[0061]以下將參照附圖更詳細(xì)地描述本實(shí)發(fā)明。在各個附圖中，相同的元件采用類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。
[0062]應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時，當(dāng)將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個區(qū)域?qū)⑽挥诹硪粚?、另一個區(qū)域“下面”或“下方”。
[0063]如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。
[0064]在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來實(shí)現(xiàn)本發(fā)明。例如，襯底和鰭片的半導(dǎo)體材料可以選自IV族半導(dǎo)體，如Si或Ge，或II1-V族半導(dǎo)體，如GaAs、InP、GaN、SiC，或上述半導(dǎo)體材料的疊層。
[0065]首先結(jié)合附圖對本發(fā)明的實(shí)施例1進(jìn)行詳細(xì)描述。
[0066]參見圖1，示出了本發(fā)明中的支撐襯底100。所述支撐襯底100材料為半導(dǎo)體材料，可以是硅，鍺，砷化鎵等，優(yōu)選的，在本實(shí)施例中，所用支撐襯底100的材料為硅，其厚度為 100 ?500nm。
[0067]接下來，如圖2所示，在所述支撐襯底100上方形成位線150，所述位線由源漏區(qū)構(gòu)成，該區(qū)域是重?fù)诫s的N型或P型材料，在該區(qū)域引入大量的載流子形成電流通道從而構(gòu)成所述位線150;在本發(fā)明中，以N型摻雜區(qū)為例進(jìn)行說明，本領(lǐng)域中的技術(shù)人員應(yīng)當(dāng)理解，該方法和結(jié)構(gòu)同樣適用于P型結(jié)構(gòu)。具體的，可以采用離子注入或外延生長同時進(jìn)行原位摻雜的方式形成所述位線150，相比于使用離子注入的方法形成所述位線150，外延生長可以使載流子在外延生長形成的材料中具有均勻的分布，因此，本實(shí)施例中，采用外延生長形成所述位線150，外延層的厚度厚度為10?50nm。
[0068]接下來，如圖3所示，在所述頂層位線150上依次外延生長溝道材料層110和源漏材料層120。所述溝道材料層110在經(jīng)過后續(xù)工藝的處理后為器件溝道區(qū)的主要部分，可以輕摻雜或者不摻雜；摻雜類型根據(jù)器件的類型而定。對于N型器件，溝道材料層的摻雜類型為P型，可采用的摻雜雜質(zhì)為硼等三族元素；對于P型器件，溝道材料層的摻雜類型為N型，可采用的摻雜雜質(zhì)為磷、砷等五族元素。在本實(shí)施例中，后續(xù)工藝中形成的溝道區(qū)具有l(wèi)el5cm 3的摻雜濃度，所采用的摻雜元素為硼，該摻雜通過外延時原位摻雜形成，具體的工藝步驟與現(xiàn)有工藝相同，在此不再贅述。
[0069]所述源漏材料層120在經(jīng)過后續(xù)工藝的處理后，將成為器件源漏區(qū)的主要部分，其摻雜濃度與源漏區(qū)所需濃度相等；摻雜類型根據(jù)器件的類型而定。對于N型器件，溝道材料層的摻雜類型為N型，可采用的摻雜雜質(zhì)為磷、砷等五族元素；對于P型器件，溝道材料層的摻雜類型為P型，可采用的摻雜雜質(zhì)為硼等三族元素。在本實(shí)施例中，后續(xù)工藝中形成的源漏區(qū)具有l(wèi)el9cm 3的摻雜濃度，所采用的摻雜元素為砷，該摻雜通過外延時原位摻雜形成，具體的工藝步驟與現(xiàn)有工藝相同，在此不再贅述。
[0070]形成源漏材料層120之后的結(jié)構(gòu)如圖3所示，圖中所示溝道材料層110的厚度為H1，等于器件形成之后第一、第二和第三字線的高度。源漏材料層120的厚度為H2。所述字線的高度為所述鰭片高度的1/2?3/4。
[0071]接下來，經(jīng)過投影，曝光，顯影，刻蝕等常規(guī)工藝對所述溝道材料層110和源漏材料層120進(jìn)行刻蝕，形成第一、第二和第三鰭片210、220、230，所述刻蝕方法可以是干法刻蝕或干法/濕法刻蝕。如圖4所示，所述第一、第二和第三鰭片210、220、230刻蝕完成之后的高度等于所述溝道材料層110和源漏材料層120的厚度H1+H2，其中，所述溝道材料層110的厚度H1即為后續(xù)工藝中形成的字線的高度，所述源漏材料層120的厚度H2即為后續(xù)工藝中形成的源漏區(qū)的高度。
[0072]接下來，在所述頂層位線150和所述第一、第二和第三鰭片210、220、230上方形成第一、第二和第三字線，所述第一、第二、第三字線為金屬柵疊層結(jié)構(gòu)，與現(xiàn)有的FinFET工藝相同，依次包括界面層310、高K介質(zhì)層320、金屬柵功函數(shù)調(diào)節(jié)層330以及多晶硅340。
[0073]其中，所述界面層310的材料為二氧化硅，用于消除第一、第二鰭片表面的缺陷和界面態(tài)，考慮到器件的柵控能力以及其他性能，所述界面層310的厚度一般為0.5?1 nm ;所述高 K 介質(zhì)層 320 —般為高 K 介質(zhì)，如 HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfS1N、HfFaON、HfT1N、A1203、La203、Zr02、LaAlO中的一種或其組合，柵介質(zhì)層的厚度可以為lnm-10nm,例如3nm、5nm或8nm,形成高K介質(zhì)層之后的器件結(jié)構(gòu)如圖5所示；所述金屬柵功函數(shù)調(diào)節(jié)層330可以采用TiN、TaN等材料制成，其厚度范圍為3nm?15nm，形成金屬柵功函數(shù)調(diào)節(jié)層330之后的器件結(jié)構(gòu)如圖6所示。
[0074]為了使第一、第二和第三字線具有良好的臺階覆蓋特性，獲得質(zhì)量優(yōu)良的薄膜，形成上述字線的工藝均采用原子層淀積的方法形成。
[007